【matlab編程代做】QPSK論文(DOC)

摘要偏移正交相移鍵控（OQPSK：Offset Quadrature Phase Shift Keying）調(diào)制技術(shù)廣泛應(yīng)用于衛(wèi)星通信和移動(dòng)通信領(lǐng)域，具有頻譜利用率高、頻譜特性好等特點(diǎn)。論文設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器，論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法，包括成形濾波器、NCO模型、載波恢復(fù)等；完成了整個(gè)調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上，采用verilog硬件描述語(yǔ)言在Xilinx公司ISE10.1開發(fā)環(huán)境下設(shè)計(jì)并實(shí)現(xiàn)了各個(gè)算法模塊。關(guān)鍵詞：OQPSK, FPGA, 成形濾波器, NCO模型, 載波恢復(fù)abstractOffset quadrature phase-shift keying (OQPSK: Offset Quadrature Phase Shift Keying) modulation is widely used in satellite communications and mobile communications field, with the characteristics of high spectrum efficiencyand good spectrum. This paper is designed and implemented FPGA-based all-digital OQPSK modems, which studied the all-digital OQPSK modulation and demodulation of the basic algorithm, including the shaping filter, NCO model, carrier recovery, etc. the completion of the entire modem MATLAB simulation algorithm. On this basis, we use verilog hardware description language to design and implement various algorithms module in ISE10.1.Key words: OQPSK, FPGA, shaping filter, NCO model, carrier recovery第一章 課題研究意義和發(fā)展前景OQPSK調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù)，受系統(tǒng)非線性影響小，具有較高的帶寬利用率和功率利用率，在衛(wèi)星環(huán)境、無(wú)線環(huán)境下得到廣泛應(yīng)用。因此，在通信信號(hào)偵收設(shè)備所處理的信號(hào)中，存在大量的OQPSK信號(hào)。在傳統(tǒng)的偵收設(shè)備中，接收機(jī)的解調(diào)單元都是采用模擬處理方法和器件實(shí)現(xiàn)的。大都使用了模擬濾波器、鑒相器（乘法器）和壓控振蕩器（VCO）。這種傳統(tǒng)的模擬解調(diào)單元電路體積大，形式復(fù)雜；調(diào)試過(guò)程復(fù)雜、調(diào)試周期長(zhǎng)；器件內(nèi)部噪聲大，易受環(huán)境影響，可靠性差。因此，這種傳統(tǒng)的偵收設(shè)備不能完全發(fā)揮數(shù)字通信的優(yōu)勢(shì)，實(shí)現(xiàn)信號(hào)的最佳接收。隨著大規(guī)模集成電路（VLSI）技術(shù)和工藝的進(jìn)步，數(shù)字集成電路的復(fù)雜度和功能達(dá)到了前所未有的高度，以專用集成電路（ASIC）、數(shù)字信號(hào)處理器（DSP）、和現(xiàn)場(chǎng)可編程邏輯門陣列（FPGA）為代表的IC，已經(jīng)在工業(yè)生產(chǎn)中得到大規(guī)模的應(yīng)用。這些技術(shù)和工藝的快速發(fā)展，給偵收設(shè)備中解調(diào)單元的全數(shù)字化提供了可能。全數(shù)字化的調(diào)制解調(diào)器與傳統(tǒng)的模擬電路調(diào)制解調(diào)器相比主要有以下優(yōu)點(diǎn)：硬件電路穩(wěn)定、通用、易維護(hù)；電路的穩(wěn)定性好，基本不受環(huán)境、器件個(gè)體性能差異因素影響，無(wú)需復(fù)雜的電路調(diào)試。算法由軟件實(shí)現(xiàn)，可以在通用的硬件平臺(tái)上用不同的算法實(shí)現(xiàn)不同的調(diào)制解調(diào)器。數(shù)字調(diào)制解調(diào)算法通過(guò)計(jì)算機(jī)設(shè)計(jì)仿真，易于調(diào)試。易于實(shí)現(xiàn)自適應(yīng)接收，可以切換或者調(diào)整系統(tǒng)軟件，加載不同的算法，實(shí)現(xiàn)對(duì)多種不同體制信號(hào)的自適應(yīng)接收。利于集成，隨著數(shù)字器件的高速發(fā)展，數(shù)字接收機(jī)的集成度越來(lái)越高，使通信設(shè)備的小型化成為可能。本課題正是以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為背景展開研究，設(shè)計(jì)并實(shí)現(xiàn)全數(shù)字OQPSK調(diào)制解調(diào)器?，F(xiàn)今，大多數(shù)通信系統(tǒng)的數(shù)字化調(diào)制解調(diào)技術(shù)已經(jīng)相當(dāng)成熟，可以很好的實(shí)現(xiàn)多種數(shù)字信號(hào)的接收解調(diào)。然而在調(diào)制解調(diào)算法的實(shí)現(xiàn)中，大多采用ASIC和DSP，這類器件都有一定的缺陷。ASIC處理速度快，但是開發(fā)成本高，而且內(nèi)部功能不可改變，這樣使得系統(tǒng)的可重構(gòu)性很低，當(dāng)設(shè)備兼容的無(wú)線接口增加時(shí)，就必須增加執(zhí)行相應(yīng)信號(hào)處理的ASIC，使得設(shè)備的體積和成本隨無(wú)線接口的增加而不斷增大。DSP可以通過(guò)更改軟件來(lái)變更其功能，可重構(gòu)性好，但它的處理速度慢，逐漸跟不上越來(lái)越高的信號(hào)處理速度的需求。FPGA可以看作是介于ASIC和DSP之間的一種實(shí)現(xiàn)手段。它既具有ASIC的高速處理能力，又擁有很好的可重構(gòu)性能，而且開發(fā)成本低，開發(fā)周期短，優(yōu)勢(shì)十分明顯。FPGA技術(shù)打破了軟硬件之間最后的屏障，雖然其功能開發(fā)是通過(guò)EDA軟件實(shí)現(xiàn)的，但其物理機(jī)制屬于純硬件電路。第二章 OQPSK的基本原理OQPSK也稱為偏移四相相移鍵控（offset-QPSK），是QPSK的改進(jìn)型。它與QPSK有同樣的相位關(guān)系，也是把輸入碼流分成兩路，然后進(jìn)行正交調(diào)制。不同點(diǎn)在于它將同相和正交兩支路的碼流在時(shí)間上錯(cuò)開了半個(gè)碼元周期。由于兩支路碼元半周期的偏移，每次只有一路可能發(fā)生極性翻轉(zhuǎn)，不會(huì)發(fā)生兩支路碼元極性同時(shí)翻轉(zhuǎn)的現(xiàn)象。因此，OQPSK信號(hào)相位只能跳變0、90，不會(huì)出現(xiàn)180的相位跳變。OQPSK信號(hào)可采用正交相干解調(diào)方式解調(diào)，其原理如圖5-49所示。由圖看出，它與QPSK信號(hào)的解調(diào)原理基本相同，其差別僅在于對(duì)Q支路信號(hào)抽樣判決時(shí)間比I支路延遲了/2，這是因?yàn)樵谡{(diào)制時(shí)Q支路信號(hào)在時(shí)間上偏移了/2，所以抽樣判決時(shí)刻也應(yīng)偏移/2，以保證對(duì)兩支路交錯(cuò)抽樣。OQPSK克服了QPSK的l80的相位跳變，信號(hào)通過(guò)BPF后包絡(luò)起伏小，性能得到了改善，因此受到了廣泛重視。但是，當(dāng)碼元轉(zhuǎn)換時(shí)，相位變化不連續(xù)，存在90的相位跳變，因而高頻滾降慢，頻帶仍然較寬。采用非歸零碼直接進(jìn)行調(diào)制所得的QPSK信號(hào)的幅度非常恒定，但其信號(hào)頻譜較大。然而，當(dāng)QPSK進(jìn)行波形成形時(shí)，它們將失去恒包絡(luò)的性質(zhì)。偶爾發(fā)生的弧度為的相移，會(huì)導(dǎo)致信號(hào)的包絡(luò)在瞬間通過(guò)零點(diǎn)。任何一種在過(guò)零點(diǎn)的硬限幅或非線性放大都會(huì)引起旁瓣再生和頻譜擴(kuò)展，必須使用效率較低的線性放大器放大QPSK信號(hào)，這將使放大器的效率受到限制，進(jìn)而影響到終端的小型化。為了克服QPSK對(duì)信道的線性度要求很高，交錯(cuò)QPSK（OQPSK）或參差QPSK雖然在非線性環(huán)境下也會(huì)產(chǎn)生頻譜擴(kuò)展，但對(duì)此已不那么敏感，因此能支持更高效率的放大器。在OQPSK中，其I支路比特流和Q支路比特流在數(shù)據(jù)沿上差半個(gè)符號(hào)周期，其它特性和QPSK信號(hào)類似。在QPSK信號(hào)中，奇比特流和偶比特流的比特同時(shí)跳變，但是在OQPSK信號(hào)中，I支路比特流和Q支路比特流，在它們的變化沿的地方錯(cuò)開一比特（半個(gè)符號(hào)周期）。它們的波形如圖下圖： 圖2-1由于在標(biāo)準(zhǔn)QPSK中，相位跳變僅在每個(gè)Ts=2TB秒時(shí)發(fā)生，并且存在180的最大相移?？墒窃贠QPSK信號(hào)中，比特跳變（從而相位跳變）每Tb秒發(fā)生一次。因?yàn)镮支路和Q支路的跳變瞬時(shí)被錯(cuò)開了，所以在任意給定時(shí)刻只有兩個(gè)比特流中的一個(gè)改變它的值。這意味著，在任意時(shí)刻發(fā)送信號(hào)的最大相移都限制在90。因此OQPSK信號(hào)消除了180相位跳變，改善了其包括特性。 圖2-2從上圖中的星座圖看出，180相位跳變消除了，所以O(shè)QPSK信號(hào)的帶限不會(huì)導(dǎo)致信號(hào)包絡(luò)經(jīng)過(guò)零點(diǎn)。OQPSK包絡(luò)的變化小多了，因此對(duì)OQPSK的硬限幅或非線性放大不會(huì)再生出嚴(yán)重的頻帶擴(kuò)展現(xiàn)，OQPSK即使在非線性放大后仍能保持其帶限的性質(zhì)，這就非常適合移動(dòng)通信系統(tǒng)，因?yàn)樵诘凸β蕬?yīng)用情況下，帶寬效率和高效非線性放大器是起決定性作用的。還有，當(dāng)在接收機(jī)端由于參考信號(hào)的噪聲造成相位抖動(dòng)時(shí)，OQPSK信號(hào)表現(xiàn)的性能比QPSK要好。第三章 MATLAB和FPGA簡(jiǎn)介3.1 MATLAB軟件簡(jiǎn)介Matlab，Matrix Laboratory的簡(jiǎn)稱，是美國(guó)Mathworks公司于1984年推出的數(shù)值計(jì)算機(jī)仿真軟件，經(jīng)過(guò)不斷的發(fā)展和完善，如今已成為覆蓋多個(gè)學(xué)科、具有超強(qiáng)數(shù)值計(jì)算能力和仿真分析能力的軟件。Matlab應(yīng)用較為簡(jiǎn)單，用大家非常熟悉的數(shù)學(xué)表達(dá)式來(lái)表達(dá)問(wèn)題和求解方法。它把計(jì)算、圖示和編程集成到一個(gè)環(huán)境中，用起來(lái)非常方便。同時(shí)，Matlab具有很強(qiáng)的開放性和適應(yīng)性，在保持內(nèi)核不變的情況下，Matlab推出了適合不同學(xué)科的工具箱，如圖像處理工具箱，小波分析工具箱、信號(hào)處理工具箱、神經(jīng)網(wǎng)絡(luò)工具箱等，極大地方便了不同學(xué)科的研究工作。Matlab強(qiáng)大的繪圖功能，簡(jiǎn)單的命令形式，使其越來(lái)越受到國(guó)內(nèi)外科技人員的青睞，得到越來(lái)越廣泛的應(yīng)用。一. MATLAB的特點(diǎn)一種語(yǔ)言之所以如此迅速地普及，顯示出如此旺盛的生命力，是由于它有著不同于其它語(yǔ)言的特點(diǎn)。正如同F(xiàn)ortran和C等高級(jí)語(yǔ)言使人們擺脫了需要直接對(duì)計(jì)算機(jī)硬件資源進(jìn)行操作一樣，被稱為第4代計(jì)算機(jī)語(yǔ)言的MATLAB，利用其豐富的函數(shù)資源，使編程人員從繁瑣的程序代碼中解放出來(lái)。1功能強(qiáng)大MATLAB具有功能強(qiáng)勁的工具箱，其包含兩個(gè)部分：核心部分和各種可選的工具箱。核心部分中，有數(shù)百個(gè)核心內(nèi)部函數(shù)。其工具箱又可分為兩類：功能性工具箱和學(xué)科性工具箱。功能性工具箱主要用來(lái)擴(kuò)充其符號(hào)計(jì)算功能、圖示建模仿真功能、文字處理功能以及與硬件實(shí)時(shí)交互功能。功能性工具箱能用于多種學(xué)科，而學(xué)科性工具箱是專業(yè)性比較強(qiáng)的，例如control toolbox，image processing toolbox，signal processing toolbox等。這些工具箱都是由該領(lǐng)域內(nèi)的學(xué)術(shù)水平很高的專家編寫的，所以用戶無(wú)需編寫自己學(xué)科范圍內(nèi)的基礎(chǔ)程序，就能夠直接進(jìn)行高、精、尖的研究。2. 界面友好，編程效率高M(jìn)ATLAB突出的特點(diǎn)就是簡(jiǎn)潔。它用更直觀的、符合人類思維習(xí)慣的代碼代替了C和Fortran語(yǔ)言的冗長(zhǎng)代碼，給用戶帶來(lái)的是最直觀、最簡(jiǎn)潔的程序開發(fā)環(huán)境。MATLAB語(yǔ)言簡(jiǎn)潔緊湊，使用方便靈活，庫(kù)函數(shù)極其豐富，程序書寫形式自由，利用其豐富的庫(kù)函數(shù)避開繁雜的子程序編程任務(wù)，壓縮了一切不必要的編程工作。由于庫(kù)函數(shù)都是由本領(lǐng)域的專家編寫的，因此用戶不必?fù)?dān)心函數(shù)的可靠性?？梢哉f(shuō)，用MATLAB進(jìn)行科學(xué)開發(fā)是站在專家的肩膀上來(lái)完成的。3. 開放性強(qiáng)MATLAB有很好的可擴(kuò)充性，可以把它當(dāng)成一種更高級(jí)的語(yǔ)言去使用。各種工具箱中的函數(shù)可以互相調(diào)用，也可以由用戶更改。MATLAB支持用戶對(duì)其函數(shù)進(jìn)行二次開發(fā)，用戶的應(yīng)用程序可以作為新的函數(shù)添加到相應(yīng)的工具箱中。二 MATLAB的主要功能MATLAB之所以成為世界頂級(jí)的科學(xué)計(jì)算與數(shù)學(xué)應(yīng)用軟件，是因?yàn)樗S著版本的升級(jí)與不斷完善而具有越來(lái)越強(qiáng)大的功能。1數(shù)值計(jì)算功能MATLAB出色的數(shù)值計(jì)算功能是使之優(yōu)于其他數(shù)學(xué)應(yīng)用軟件的決定性因素之一。2符號(hào)計(jì)算功能MATLAB符號(hào)運(yùn)算的獨(dú)特之處：無(wú)需事先對(duì)變量賦值，而所得的結(jié)果以標(biāo)準(zhǔn)的符號(hào)形式表達(dá)，符號(hào)計(jì)算的整個(gè)過(guò)程以字符進(jìn)行。3數(shù)據(jù)分析功能MATLAB可以將計(jì)算數(shù)據(jù)以二維、三維乃至四維的圖形表現(xiàn)。這不僅使數(shù)據(jù)間的關(guān)系清晰、明了，而且對(duì)于揭示其內(nèi)在本質(zhì)有著非常重要的作用。4動(dòng)態(tài)仿真功能MATLAB提供了一個(gè)模擬動(dòng)態(tài)系統(tǒng)的交互程序SIMULINK，用戶通過(guò)簡(jiǎn)單的鼠標(biāo)操作，就可建立起直觀的系統(tǒng)模型，并進(jìn)行仿真。5圖形文字統(tǒng)一處理功能MATLAB Notebook成功地將Microsoft Work與MATLAB集成為一個(gè)整體，為文字處理、科學(xué)計(jì)算、工程設(shè)計(jì)營(yíng)造了一個(gè)完美、統(tǒng)一的工作環(huán)境。它既擁有Word強(qiáng)大的文字處理功能，又能通過(guò)Word訪問(wèn)MATLAB的數(shù)據(jù)計(jì)算和可視化結(jié)果。3.2 FPGA的發(fā)展當(dāng)今社會(huì)是數(shù)字化的社會(huì)，是數(shù)字集成電路廣泛應(yīng)用的社會(huì)。數(shù)字集成電路本身在不斷地進(jìn)行更新?lián)Q代。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSIC，幾萬(wàn)門以上)以及許多具有特定功能的專用集成電路。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC)芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場(chǎng)可編程邏輯器件(FPLD)，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場(chǎng)可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。早期的可編程邏輯器件只有可編程只讀存貯器(PROM)、紫外線可刪除只讀存貯器(EPROM)和電可擦除只讀存貯器(EEPROM)三種。由于結(jié)構(gòu)的限制，它們只能完成簡(jiǎn)單的數(shù)字邏輯功能。其后，出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件(PLD)，它能夠完成各種數(shù)字邏輯功能。典型的PLD由一個(gè)“與”門和一個(gè)“或”門陣列組成，而任意一個(gè)組合邏輯都可以用“與-或”表達(dá)式來(lái)描述，所以， PLD能以乘積、和的形式完成大量的組合邏輯功能。這一階段的產(chǎn)品主要有PAL(可編程陣列邏輯)和GAL(通用陣列邏輯)。 PAL由一個(gè)可編程的“與”平面和一個(gè)固定的“或”平面構(gòu)成，或門的輸出可以通過(guò)觸發(fā)器有選擇地被置為寄存狀態(tài)。 PAL器件是現(xiàn)場(chǎng)可編程的，它的實(shí)現(xiàn)工藝有反熔絲技術(shù)、EPROM技術(shù)和EEPROM技術(shù)。還有一類結(jié)構(gòu)更為靈活的邏輯器件是可編程邏輯陣列(PLA)，它也由一個(gè)“與”平面和一個(gè)“或”平面構(gòu)成，但是這兩個(gè)平面的連接關(guān)系是可編程的。 PLA器件既有現(xiàn)場(chǎng)可編程的，也有掩膜可編程的。20世紀(jì)80年代中期。 Altera和Xilinx分別推出了類似于PAL結(jié)構(gòu)的擴(kuò)展型 CPLD(Complex Programmab1e Logic Dvice)和與標(biāo)準(zhǔn)門陣列類似的FPGA，它們都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點(diǎn)。 這兩種器件兼容了PLD和通用門陣列的優(yōu)點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應(yīng)用門陣列、PLD和中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用FPGA和CPLD器件。3.3 FPGA產(chǎn)品類型FPGA與 CPLD都是可編程邏輯器件，它們是在PAL、GAL等邏輯器件的基礎(chǔ)之上發(fā)展起來(lái)的。同以往的PAL、GAL等相比較，F(xiàn)PGA/CPLD的規(guī)模比較大，它可以替代幾十甚至幾千塊通用IC芯片 21，22，23，24，25。表3-1：各大FPGA產(chǎn)品排名公司銷售額(億美金)市場(chǎng)占有率1Altera5.9630.12Xilinx5.7429.03Vantis2.2011.14Lattice2.1811.05Actel1.397.06Luccent0.854.37Cypress0.442.28Atmel0.422.19Philips0.281.410Quicklogic0.241.2經(jīng)過(guò)了十幾年的發(fā)展，許多公司都開發(fā)出了多種可編程邏輯器件。比較典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列，它們開發(fā)較早，占用了較大的PLD市場(chǎng)。通常來(lái)說(shuō)，在歐洲用Xilinx的人多，在日本和亞太地區(qū)用ALTERA的人多，在美國(guó)則是平分秋色。全球PLD/FPGA產(chǎn)品60%以上是由Altera和Xilinx提供的?？梢灾vAltera和Xilinx共同決定了PLD技術(shù)的發(fā)展方向。當(dāng)然還有許多其它類型器件，如：Lattice，Vantis，Actel，Quicklogic，Lucent等。3.4 FPGA設(shè)計(jì)流程1.設(shè)計(jì)輸入:HDL語(yǔ)言描述：大規(guī)模復(fù)雜邏輯的推薦輸入方式;2.仿真驗(yàn)證:寄存器傳輸級(jí)仿真：對(duì)代碼的語(yǔ)法和功能進(jìn)行仿真，無(wú)時(shí)序信息;門級(jí)功能仿真：對(duì)綜合后的門級(jí)網(wǎng)表進(jìn)行功能仿真，無(wú)時(shí)序信息;門級(jí)后仿真：對(duì)門級(jí)時(shí)序的仿真，體現(xiàn)實(shí)際布局布線的延時(shí);3.設(shè)計(jì)綜合:針對(duì)特定的FPGA器件，根據(jù)給定的約束條件，將設(shè)計(jì)優(yōu)化處理，得到滿足要求的電路實(shí)現(xiàn)方案;可用的工具：Synplify，QUARTUS II，F(xiàn)PGA Compiler等4.設(shè)計(jì)實(shí)現(xiàn):轉(zhuǎn)換：將多個(gè)設(shè)計(jì)文件進(jìn)行轉(zhuǎn)換并合并到一個(gè)設(shè)計(jì)庫(kù)文件中映射：將網(wǎng)表中的邏輯門映射成物理元素，即把邏輯設(shè)計(jì)分割到構(gòu)成可編程陣列的LAB（或CLB），I/O和其他資源中去布局布線：確定單元的物理位置，并完成單元連接時(shí)序提?。寒a(chǎn)生一個(gè)用于反標(biāo)的時(shí)序文件配置：產(chǎn)生FPGA配置時(shí)需要的位流文件，如.sof，.pof5.時(shí)序分析:查看關(guān)鍵路徑和設(shè)計(jì)者感興趣的路徑的時(shí)序，通過(guò)分析優(yōu)化再次對(duì)設(shè)計(jì)進(jìn)行約束，使設(shè)計(jì)滿足要求或得到更高的性能6.下載驗(yàn)證: - 將位流文件通過(guò)配置電纜下載到FPGA芯片中，看電路是否按預(yù)定的方式工作3.5 硬件描述語(yǔ)言Verilog HDL所謂硬件描述語(yǔ)言，就是可以描述硬件電路的功能，信號(hào)連接關(guān)系及定時(shí)關(guān)系的語(yǔ)言。其中Verilog HDL是一種應(yīng)用廣泛的硬件描述語(yǔ)言，可用于算法級(jí)、門級(jí)到開關(guān)級(jí)的多種抽象層次的數(shù)字系統(tǒng)設(shè)計(jì)。從語(yǔ)法結(jié)構(gòu)來(lái)講，Verilog HDL和C語(yǔ)言有許多相似之處，它能夠形式化地表示電路的結(jié)構(gòu)和行為，可以借用高級(jí)語(yǔ)言的結(jié)構(gòu)和語(yǔ)句，能夠在多個(gè)層次上對(duì)所設(shè)計(jì)的系統(tǒng)加以描述。Verilog HDL最大的特點(diǎn)就是易學(xué)易用，由于Verilog HDL的各種優(yōu)越性，使它廣泛流行，尤其在ASIC領(lǐng)域，更是處于主流地位。在美國(guó)、日本等國(guó)家，Verilog HDL語(yǔ)言一直是使用最為廣泛的硬件描述語(yǔ)言。那么為什么要使用Verilog HDL呢？首先，考慮到Verilog HDL與C語(yǔ)言有著密切的聯(lián)系，而C語(yǔ)言很靈活，查錯(cuò)功能強(qiáng)，可以通過(guò)PLI（編程語(yǔ)言接口）編寫自己的系統(tǒng)任務(wù)直接與硬件仿真器（如Verilog-XL）結(jié)合使用。C語(yǔ)言是目前世界上應(yīng)用最為廣泛的一種編程語(yǔ)言，因而C程序的設(shè)計(jì)環(huán)境比Verilog HDL的完整。此外，C語(yǔ)言可應(yīng)用于許多領(lǐng)域，有可靠的編譯環(huán)境，語(yǔ)法完備，缺陷較少。 比較起來(lái)， Verilog 語(yǔ)言只是針對(duì)硬件描述的，在別處使用（如用于算法表達(dá)等）并不方便。而且Verilog的仿真、綜合、查錯(cuò)工具等大部分軟件都是商業(yè)軟件，與C語(yǔ)言相比缺乏長(zhǎng)期大量的使用，可靠性較差，亦有很多缺陷。所以，只有在C語(yǔ)言的配合使用下，Verilog才能更好地發(fā)揮作用。 C語(yǔ)言與Verilog語(yǔ)言相輔相成，互相配合使用。這就是既要利用C 語(yǔ)言的完整性，又要結(jié)合Verilog對(duì)硬件描述的精確性，來(lái)更快更好地設(shè)計(jì)出符合性能要求的硬件電路系統(tǒng)。利用C語(yǔ)言完善的查錯(cuò)和編譯環(huán)境，設(shè)計(jì)者可以先設(shè)計(jì)出一個(gè)功能正確的設(shè)計(jì)單元，以此作為設(shè)計(jì)比較的標(biāo)準(zhǔn)。然后，把C程序一段一段地改寫成用并型結(jié)構(gòu)（類似于Verilog）描述的C程序，此時(shí)還是在C的環(huán)境里，使用的依然是C語(yǔ)言。如果運(yùn)行結(jié)果都正確，就將C語(yǔ)言關(guān)鍵字用Verilog相應(yīng)的關(guān)鍵字替換，進(jìn)入Verilog的環(huán)境。將測(cè)試輸入同時(shí)加到C與Verilog兩個(gè)單元，將其輸出做比較。這樣很容易發(fā)現(xiàn)問(wèn)題的所在，然后更正，再做測(cè)試，直至正確無(wú)誤。剩下的工作就交給后面的設(shè)計(jì)工程師繼續(xù)做。 第四章 利用MATLAB來(lái)對(duì)OQPSK進(jìn)行系統(tǒng)仿真OQPSK也稱為偏移正交相移鍵控（offset-QPSK），是QPSK的改進(jìn)型。它與QPSK有同樣的相位關(guān)系，也是把輸入碼流分成兩路，然后進(jìn)行正交調(diào)制。不同點(diǎn)在于它將同相和正交兩支路的碼流在時(shí)間上錯(cuò)開了半個(gè)碼元周期。由于兩支路碼元半周期的偏移，每次只有一路可能發(fā)生極性翻轉(zhuǎn)，不會(huì)發(fā)生兩支路碼元極性同時(shí)翻轉(zhuǎn)的現(xiàn)象。因此，OQPSK信號(hào)相位只能跳變0、90，不會(huì)出現(xiàn)180的相位跳變，所以頻帶受限OQPSK的信號(hào)包絡(luò)起伏比頻帶受限QPSK的信號(hào)小，經(jīng)限幅放大后頻帶展寬得少，故OQPSK性能優(yōu)于QPSK。其基本工作過(guò)程如下:將信號(hào)通過(guò)成形濾波器然后將濾波以后的信號(hào)和SIN,COS相乘，得到調(diào)制信號(hào)，然后將兩路信號(hào)相加，得到混頻信號(hào)從而完成信號(hào)的OQPSK調(diào)制部分的設(shè)計(jì)，而對(duì)于解調(diào)模塊。而對(duì)于接收部分，其主要的難點(diǎn)在于信號(hào)的頻偏的鎖定，這里主要采用COSTAS環(huán)來(lái)實(shí)現(xiàn)信號(hào)的解調(diào)。4.1 OQPSK發(fā)送端的設(shè)計(jì)與仿真4.1.1 OQPSK理論分析OQPSK復(fù)基帶信號(hào)可以表示為：在OQPSK調(diào)制解調(diào)器設(shè)計(jì)中成形濾波、數(shù)字下變頻、載波恢復(fù)和定時(shí)恢復(fù)是實(shí)現(xiàn)OQPSK調(diào)制解調(diào)器的難點(diǎn)和重點(diǎn)。在數(shù)字通信系統(tǒng)中，由于基帶碼元采用矩形波表示，其頻譜是無(wú)限寬，當(dāng)信號(hào)通過(guò)實(shí)際帶限信道，頻域截短，時(shí)域變?yōu)闊o(wú)限，產(chǎn)生碼間串?dāng)_，為了克服碼間串?dāng)_，需要對(duì)碼元進(jìn)行成形濾波。實(shí)際應(yīng)用中，大多采用升余弦濾波器作為成形濾波器。具有滾降系數(shù)的升余弦滾降特性H()可表示為：而相應(yīng)的h( t)為：升余弦滾降信號(hào)在前后抽樣值處的碼間串?dāng)_為0，滿足抽樣值無(wú)失真?zhèn)鬏敆l件，滾降系數(shù)越小，則波形的振蕩起伏就越大，但傳輸頻帶減小，對(duì)接收端的定時(shí)要求增加；反之，越大，則波形振蕩起伏越小，但頻帶增加。0時(shí)，升余弦濾波器變成了理想低通濾波器，此時(shí)信號(hào)的頻帶最窄；1時(shí)，升余弦濾波器的頻帶最寬，為理想低通濾波器的2倍。所以，升余弦滾降濾波器是以頻帶的增加來(lái)?yè)Q取碼間干擾的減少。從工作原理上講，數(shù)字下變頻與模擬下變頻是一樣的，就是輸入信號(hào)與一個(gè)本地振蕩信號(hào)的乘法運(yùn)算。與模擬下變頻相比，數(shù)字下變頻的運(yùn)算速度受DSP處理速度的限制，同時(shí)，其運(yùn)算速度決定了其輸入信號(hào)的數(shù)據(jù)流可達(dá)到最高速率，相應(yīng)地也限定了ADC的最高采樣速率；另外，數(shù)字下變頻的數(shù)據(jù)精度和運(yùn)算速度也影響著接收機(jī)的性能，所以，數(shù)字下變頻器必須進(jìn)行優(yōu)化設(shè)計(jì)。4.1.2 OQPSK發(fā)送端的MATLAB實(shí)現(xiàn) 為了便于信號(hào)的觀察，我們將發(fā)送信號(hào)定義為1，-1，1，-1這么一種發(fā)送模式。這樣可以方便的觀察信號(hào)的發(fā)送和接收效果。代碼如下：Flag=1;for no=1:N Flag=-Flag; if Flag=1 I_data(no)=1; elseif Flag=-1 I_data(no)=-1; endendfor no=1:N Flag=-Flag; if Flag=1 Q_data(no)=1; elseif Flag=-1 Q_data(no)=-1; end end首先生成連續(xù)的信號(hào)1，然后對(duì)其中的一部分信號(hào)賦值-1，這樣就完成了信號(hào)的1，-1的賦值。具體的波形如下所示：圖4-1 生成的1，-1符號(hào)然后再將信號(hào)與載波進(jìn)行調(diào)制：for n1=1:length(I_data)data_number(samples*(n1-1)+1):(samples*(n1-1)+samples)=(I_data(n1)*carriers).*windows;endfor n1=1:length(I_data)data_number(samples*(n1-1)+1):(samples*(n1-1)+samples)=(Q_data(n1)*carriers).*windows;End通過(guò)這個(gè)模塊，我們將生成的+1，-1信號(hào)和載波進(jìn)行調(diào)制，可以得到所要生成的調(diào)制信號(hào)，其波形如下所示：圖4-2 調(diào)制以后的信號(hào)最后將信號(hào)進(jìn)行混頻,代碼如下：St=Sit+Sqt;其波形如下所示：圖4-3 OQPSK的I路Q路疊加信號(hào)通過(guò)上面的步驟，我們基本完成了信號(hào)的OQPSK的調(diào)制發(fā)送部分。4.2 COSTAS設(shè)計(jì)與仿真4.1.1 COSTAS理論分析在數(shù)字通信系統(tǒng)中，無(wú)論是PSK還是QAM調(diào)制，接收端通常采用相干解調(diào)的方法來(lái)取得較好的解調(diào)性能。相干解調(diào)要求在接收端產(chǎn)生一個(gè)與被調(diào)制載波同頻同相的相干載波，稱為載波恢復(fù)。相干解調(diào)的優(yōu)勢(shì)是建立在接收端有著準(zhǔn)確相位的參考載波之上的，如果頻率或相位有偏差，解調(diào)器的性能就會(huì)下降，甚至不能正常工作。載波恢復(fù)的方法一般有兩種：一種是插入導(dǎo)頻法，在發(fā)送端發(fā)送數(shù)字信號(hào)序列的同時(shí)發(fā)送載波信號(hào)或者與它相關(guān)的導(dǎo)頻信號(hào)，在接收端可以用窄帶濾波器或者鎖相環(huán)直接提取載波；另一種方法是直接提取法，在接收信號(hào)為抑制載波的已調(diào)信號(hào)時(shí)，通過(guò)對(duì)數(shù)字接收信號(hào)進(jìn)行非線性變換或者采用特殊的鎖相環(huán)來(lái)獲得相干載波。本文主要討論的是適用于OQPSK調(diào)制解調(diào)的載波恢復(fù)算法。在實(shí)際應(yīng)用中，常用的OQPSK載波恢復(fù)鎖相環(huán)有：四次方環(huán)、松尾環(huán)和硬判決COSTAS環(huán)等。以常用的QPSK信號(hào)為例，說(shuō)明本文中改進(jìn)COSTAS環(huán)的同步解調(diào)算法，下圖給出實(shí)現(xiàn)QPSK信號(hào)解調(diào)算法的改進(jìn)COSTAS環(huán)結(jié)構(gòu)。圖4-2 COSTAS的基本結(jié)構(gòu)同樣地，設(shè)接收到的QPSK信號(hào)為：改進(jìn)COSTAS環(huán)只需要經(jīng)過(guò)3次判決運(yùn)算就能得到所需要的誤差電壓：在QPSK信號(hào)經(jīng)過(guò)低通濾波器(LPF)之后首先進(jìn)行2路信號(hào)的2次判決；由sgn進(jìn)行2路信號(hào)的2次判決之后經(jīng)過(guò)乘法器再進(jìn)行2次判決；由加法器進(jìn)行2路信號(hào)的一次判決。整個(gè)過(guò)程只需要?dú)v經(jīng)6路信號(hào)的6次判決就能得到最終所需的誤差電壓，且只需要2個(gè)符號(hào)判決器sgn。顯然，改進(jìn)COSTAS環(huán)與傳統(tǒng)COSTAS環(huán)相比減少了運(yùn)算步驟、高了運(yùn)算效率、簡(jiǎn)化了電路結(jié)構(gòu)。本系統(tǒng)采用Costas鎖相環(huán)方式來(lái)實(shí)現(xiàn)載波同步，數(shù)字鎖相環(huán)包括數(shù)字鑒相器（PD）、數(shù)字環(huán)路濾波器（LF）和數(shù)控振蕩器(NCO)三部分，其中鑒相器用于提取鎖相環(huán)的輸入輸出信號(hào)之間的相位誤差信號(hào)，環(huán)路濾波器則對(duì)相位誤差進(jìn)行平滑濾波，之后用于控制數(shù)控振蕩器產(chǎn)生的相應(yīng)輸出，其基本的原理如下：其中；為中頻載波頻率；為接收端載波的初始相位；為發(fā)送的碼元信息。經(jīng)過(guò)數(shù)字下變頻和匹配濾波后，可以得到： 其中；為鎖相環(huán)對(duì)載波相位的估計(jì)。Costas環(huán)的鑒相器通過(guò)下式得到相位誤差：4.1.2 COSTAS的MATLAB實(shí)現(xiàn) 上一節(jié)我們基本介紹了COSTAS的原理，其主要工作方式為：信號(hào)通過(guò)COSTAS首先于本地的SIN,COS進(jìn)行解調(diào)，得到的高頻信號(hào)通過(guò)RRC濾波器進(jìn)入誤差檢測(cè)模塊，最后得到的誤差通過(guò)環(huán)路濾波器得到平滑的NCO控制信號(hào)，使本地產(chǎn)生一個(gè)頻率和發(fā)送段相同頻率的載波進(jìn)行調(diào)制，從而還原出比較完美的波形。 下面就來(lái)實(shí)現(xiàn)COSTAS的具體實(shí)現(xiàn)方法，for frame=1:nf % 產(chǎn)生本地的sin和cos函數(shù)expcol = exp(j*(wfc*ts*nn+phase);sine = imag(expcol); cosine = real(expcol);這段代碼，主要是通過(guò)調(diào)整phase來(lái)實(shí)現(xiàn)本地載波的產(chǎn)生，通過(guò)調(diào)整phase，可以實(shí)現(xiàn)本地載波的產(chǎn)生，并且鎖定頻偏。%發(fā)送的數(shù)據(jù)，將IQ兩路信號(hào)進(jìn)行混頻x = data(1:n)+(frame-1)*n);%將數(shù)據(jù)轉(zhuǎn)換到基帶x_sine = x.*sine;x_cosine = x.*cosine; 將接收到的信號(hào)進(jìn)行解調(diào)，將信號(hào)和鎖定頻偏的SIN,COS進(jìn)行相乘，得到原始的I,Q兩路信號(hào)。%經(jīng)過(guò)濾波器Q = sum(x_sine); I = sum(x_cosine); 將得到的信號(hào)通過(guò)RRC濾波器，可以得到發(fā)送的信號(hào)。隨后對(duì)所得到的信號(hào)求誤差，將所得到的誤差通過(guò)環(huán)路濾波器，然后將環(huán)路濾波器的輸出作為NCO的控制信號(hào)，這樣就完成了接收端的COSTAS環(huán)的實(shí)現(xiàn)。其仿真結(jié)果圖如下所示：圖4-3 COSTAS鎖定過(guò)程信號(hào)同步解調(diào)結(jié)果如圖4-3所示，用改進(jìn)COSTAS環(huán)解調(diào)恢復(fù)出的I、Q支路信號(hào)?？梢钥闯觯摥h(huán)很好地實(shí)現(xiàn)了I、Q支路信號(hào)的同步解調(diào)，整個(gè)環(huán)路在經(jīng)過(guò)了短暫的失鎖過(guò)程后迅速的達(dá)到鎖定狀態(tài)。I、Q路信號(hào)和基帶信號(hào)達(dá)到了同步輸出。這樣，我們基本完成了利用MATLAB進(jìn)行OQPSK的基本實(shí)現(xiàn)過(guò)程，在下面的章節(jié)里，我們將利用FPGA進(jìn)行OQPSK的實(shí)現(xiàn)和仿真。第五章 利用FPGA來(lái)對(duì)OQPSK進(jìn)行系統(tǒng)仿真5.1 OQPSK發(fā)送段設(shè)計(jì) 發(fā)送端主要工作過(guò)程如下：將信號(hào)通過(guò)成形濾波器，然后將信號(hào)和SIN,COS相乘，然后進(jìn)行混頻處理，將信號(hào)發(fā)送出去。5.1.1 成形濾波器設(shè)計(jì) 這里成形濾波器的設(shè)計(jì)主要通過(guò)IP核來(lái)設(shè)計(jì)，通過(guò)MATLAB我們可以得到濾波器的系數(shù)：Radix = 10; Coefficient_Width = 18;CoefData = 0.02022066, 0.00443409, -0.03751318, -0.07842133, -0.05305165, 0.07842133, 0.28931623, 0.48724768, 0.56830989, 0.48724768, 0.28931623, 0.07842133, -0.05305165, -0.07842133, -0.03751318, 0.00743409, 0.02022066;這里是IP核所要調(diào)用的COE文件的文件格式，這些數(shù)據(jù)是FIR濾波器所采用的系數(shù)，這些系數(shù)是通過(guò)MATLAB來(lái)得到的。具體IP核參數(shù)設(shè)置如下所示：圖5-1 參數(shù)設(shè)置一圖5-2 參數(shù)設(shè)置2 通過(guò)這個(gè)設(shè)置，我們可以得到FIR濾波器的基本參數(shù)功能如下所示：圖5-3 FIR濾波器設(shè)置效果 以上我們基本完成了RRC濾波器的設(shè)計(jì)過(guò)程。5.1.2 NCO設(shè)計(jì)這里要設(shè)計(jì)一個(gè)NCO來(lái)完成發(fā)送端的調(diào)制過(guò)程，主要利用ISE的NCO-IP核來(lái)完成。這里的參數(shù)設(shè)置比較簡(jiǎn)單，就不做具體介紹了，新建一個(gè)IP核，打開NCO核生成器。其基本參數(shù)的設(shè)置如下：圖5-4 NOC參數(shù)設(shè)置1圖5-5 NOC參數(shù)設(shè)置2圖5-6 NOC參數(shù)設(shè)置3 通過(guò)以上設(shè)置，我們基本完成了NOC模塊的設(shè)置，通過(guò)NCO-IP核可以得到SIN,COS兩個(gè)載波的波形。5.2 COSTAS設(shè)計(jì) 接收端COSTAS環(huán)的RRC濾波器的設(shè)計(jì)思路和發(fā)送端的設(shè)計(jì)思路相同。具體參數(shù)設(shè)置就不做介紹了。接收端COSTAS環(huán)的NCO的設(shè)計(jì)思路和發(fā)送端的設(shè)計(jì)思路相同。具體參數(shù)設(shè)置就不做介紹了。5.3 基于FPGA的OQPSK發(fā)送接收模塊的仿真及分析首先，信號(hào)通過(guò)成形濾波器后得到的波形如下圖所示：圖5-7 發(fā)送的01信號(hào)由上圖可以看到，1，0，1，0信號(hào)通過(guò)濾波器后可以得到濾波信號(hào)。從而驗(yàn)證了這個(gè)模塊的正確性。同時(shí)發(fā)送段產(chǎn)生載波，這里產(chǎn)生SIN,COS載波。圖5-8 本地載波同時(shí)將信號(hào)和載波進(jìn)行相乘，得到調(diào)制信號(hào)。圖5-9 調(diào)制信號(hào)下面的波形就是信號(hào)通過(guò)COSTAS濾波器后的信號(hào)。通過(guò)COSTAS后，信號(hào)基本和原來(lái)的信號(hào)匹配了，說(shuō)明COSTAS是正確的。圖5-10 解調(diào)以后的信號(hào) 以上結(jié)果表明：信號(hào)通過(guò)COSTAS后，得到了基本的還原。第六章 結(jié)論總結(jié)本文首先介紹了OQPSK調(diào)制解調(diào)技術(shù)的原理，并用MATLAB對(duì)其算法實(shí)現(xiàn)過(guò)程進(jìn)行了仿真。在Xilinx ISE10.1中用verilog語(yǔ)言完成了OQPSK調(diào)制解調(diào)算法的軟件設(shè)計(jì)，實(shí)現(xiàn)了數(shù)字上下變頻、載波恢復(fù)、定時(shí)恢復(fù)、以太網(wǎng)發(fā)送等功能。根據(jù)系統(tǒng)設(shè)計(jì)指標(biāo)，給出了調(diào)制解調(diào)器的硬件實(shí)現(xiàn)框圖，完成了調(diào)制解調(diào)器