三輸入或門版圖設計.doc

課程設計三輸入或門設計學生姓名： 學 院： 專業(yè)班級： 專業(yè)課程： 集成電路設計基礎 指導教師： 年 月 日課程設計成績評定標準及成績序號評審項目指 標滿分評分1工作態(tài)度遵守紀律，學習認真；作風嚴謹，踏實肯干。 5分2工作量按期圓滿完成規(guī)定的任務，難易程度和工作量符合要求。 20分3出勤情況全勤： 得10分10分有遲到、早退、請假現(xiàn)象： 得8分曠課1天： 得5分曠課2天： 得2分曠課超過2天： 得0分4設計、實驗方案能靈活運用相關專業(yè)知識，有較強的創(chuàng)新意識，有獨特見解，設計有一定應用價值。30分5實驗技能動手能力強，能獨立完成安裝、調(diào)試等實際操作，能解決設計及實驗過程中出現(xiàn)的問題。10分6小組表現(xiàn)注重團隊合作，在小組中表現(xiàn)突出，對設計方案的制定及選取起主要作用，在實驗操作過程中，承擔主要執(zhí)行者。5分7設計報告質量報告結構嚴謹合理；文理通順，技術用語準確，符合規(guī)范；圖表完備、正確，繪圖準確、符合國家標準；。20分合 計評語：等 級： （優(yōu)秀、良好、中等、及格、不及格）評閱人： 職稱： 日 期： 年 月 日目錄1 緒論11.1設計背景11.2版圖設計方法21.3設計目標22 三輸入或門電路22.1電路結構22.2三輸入或門電路仿真42.3三輸入或門電路的版圖繪制42.4三輸入或門版圖電路仿真102.5LVS檢查匹配103 總 結12參考文獻131 緒論1.1設計背景隨著集成電路技術的日益進步，使得計算機輔助設計（CAD）技術已成為電路設計師不可缺少的有力工具1。國內(nèi)外電子線路CAD軟件的相繼推出與版本更新，使CAD技術的應用滲透到電子線路與系統(tǒng)設計的各個領域，如芯片版圖的繪制、電路的繪圖、模擬電路仿真、邏輯電路仿真、優(yōu)化設計、印刷電路板的布線等。CAD技術的發(fā)展使得電子線路設計的速度、質量和精度得以保證。在眾多的CAD工具軟件中，Spice程序是精度最高、最受歡迎的軟件工具，tanner是用來IC版圖繪制軟件，許多EDA系統(tǒng)軟件的電路模擬部分是應用Spice程序來完成的，而tanner軟件是一款學習階段應用的版圖繪制軟件，對于初學者是一個上手快，操作簡單的EDA軟件。Tanner集成電路設計軟件是由Tanner Research 公司開發(fā)的基于Windows平臺的用于集成電路設計的工具軟件。該軟件功能十分強大，易學易用，包括S-Edit，T-Spice，W-Edit，L-Edit與LVS，從電路設計、分析模擬到電路布局一應俱全。其中的L-Edit版圖編輯器在國內(nèi)應用廣泛，具有很高知名度。L-Edit Pro是Tanner EDA軟件公司所出品的一個IC設計和驗證的高性能軟件系統(tǒng)模塊，具有高效率，交互式等特點，強大而且完善的功能包括從IC設計到輸出，以及最后的加工服務，完全可以媲美百萬美元級的IC設計軟件。L-Edit Pro包含IC設計編輯器(Layout Editor)、自動布線系統(tǒng)(Standard Cell Place & Route)、線上設計規(guī)則檢查器（DRC）、組件特性提取器（Device Extractor）、設計布局與電路netlist的比較器(LVS)、CMOS Library、Marco Library，這些模塊組成了一個完整的IC設計與驗證解決方案2。L-Edit Pro豐富完善的功能為每個IC設計者和生產(chǎn)商提供了快速、易用、精確的設計系統(tǒng)。雖然SPICE開發(fā)至今已超過20年，然而其重要性并未隨著制程的進步而降低。就國內(nèi)的設計環(huán)境而言，商用的SPICE模擬軟件主要有Hspice、Pspice、SBTspice、SmartSpice與Tspice等。HSpice是Spice程序應用在PC上的程序，它的主要算法與Spice相同。由于HSpice A/D程序集成了模擬與數(shù)字電路的仿真運算法，它不僅可以仿真單一的模擬電路或數(shù)字電路，而且可以有效、完善地仿真模擬和數(shù)字混合電路。經(jīng)過多年的改版，HSpice A/D以其強大的功能及高度的集成性而成為先進最受歡迎的電路仿真軟件。1.2版圖設計方法可以從不同角度對版圖設計方法進行分類。如果按設計自動化程度來分，可將版圖設計方法分成手工設計和自動設計2大類。如果按照對布局布線位置的限制和布局模塊的限制來分，則可把設計方法分成全定制（fullcustom）和半定制(semicustom)2大類。而對于全定制設計模式，目前有3種CAD工具服務于他：幾何圖形的交互圖形編輯、符號法和積木塊自動布圖。對于兩極運算放大器版圖設計的例子，采用的是Tanner公司的LEdit軟件2。這是一種廣泛使用在微機上的交互圖形編輯器。設計者將手工設計好的版圖草圖用一個交互圖形編輯器輸入計算機并進行編輯。因而此方法也被分類成手工設計方法。因為手工設計方法不可避免的會產(chǎn)生誤會，因此，必須在版圖編輯后進行版圖驗證。版圖驗證包括設計規(guī)則檢查DRC (a design rule checker)、電學規(guī)則檢查ERC(a electrics rule checker)、版圖參數(shù)提取LPE(layout parameter extraction)、版圖和原理圖對照檢查LVS(layout vs schematic)。當然這些驗證LEdit就可以完成。1.3設計目標1.用MOS場效應管實現(xiàn)三輸入或門電路。2.用tanner軟件中的原理圖編輯器S-Edit編輯三輸入或門電路原理圖。3.用tanner軟件中的W-Edit對三輸入或門電路進行仿真，并觀察波形。4.用tanner軟件中的L-Edit繪制三輸入或門版圖，并進行DRC驗證。5.用W-Edit對三輸入或門的版圖電路進行仿真并觀察波形。6.用tanner軟件中的layout-Edit對三輸入或門進行LVS檢驗觀察原理圖與版圖的匹配程度。2 三輸入或門電路 2.1電路結構 用CMOS實現(xiàn)三輸入或門電路，PMOS和NMOS管進行全互補連接方式，柵極相連作為輸入，電路上面是三個PMOS并聯(lián)，PMOS的漏極與下面NMOS的漏極相連接反相器作為輸出，POMS管的源極和襯底相連接高電平，三個NMOS管的源極與襯底相連接低電平，原理圖如圖1三輸入或門電路原理圖所示。圖1 三輸入或門電路原理圖其工作原理為：當A=0,B=0,C=0時，Y=0； 當A=0,B=0,C=1時，Y=1；當A=0,B=1,C=0時，Y=1； 當A=0,B=1,C=1時，Y=1；當A=1,B=0,C=0時，Y=1； 當A=1,B=0,C=1時，Y=1；當A=1,B=1,C=0時，Y=1； 當A=1,B=1,C=1時，Y=1；即當輸入A,B,C都為0時，與其相連的PMOS管導通，與其相連的NMOS管截止，與GND相連的NMOS導通，輸出為GND的值；當輸入A=0，B=0，C=1時，與C相連的NMOS管導通，輸出為C的值；當輸入A=0，B=1，C=0時，與B相連的NMOS管導通，輸出為B的值；當輸入A=0，B=1，C=1時，與B,C相連的NMOS管導通，輸出為B或者C的值；當輸入A=1，B=0，C=0時，與A相連的NMOS管導通，輸出為A的值；當輸入A=1，B=0，C=1時，與A,C相連的NMOS管導通，輸出為A或者C的值；當輸入A=1，B=1，C=0時，與A,B相連的NMOS管導通，輸出為A或者B的值；當輸入A=1，B=1，C=1時，與A,B,C相連的NMOS管導通，輸出為A或者C或者B的值。2.2三輸入或門電路仿真給三輸入或門的輸入加激勵，高電平為Vdd=5V，低電平為Gnd，并添加輸入輸出延遲時間，進行仿真，并輸出波形；波形圖如下圖2三輸入或門電路輸入輸出波形圖所示。圖2 三輸入或門電路輸入輸出波形圖2.3三輸入或門電路的版圖繪制用L-Edit版圖繪制軟件對三輸入或門電路進行版圖繪制，同時進行DRC驗證，查看輸出結果，檢查有無錯誤；基本操作步驟是：（1）打開此程序。（2）另存新文件：選擇 FileSave As。（3）取代設定：選擇FileReplace Setup命令，單擊右側的Browser，選擇C:UserszclDocumentsTanner EDATanner Tools v13.0L-Edit andLVSSPRLightsLayoutlights.tdb文件，然后點擊ok，會出現(xiàn)警告，按確定鈕。（4）繪制PMOS和NMOS：先繪制N Well圖層，再繪制Active圖層,然后繪制P Select圖層，然后繪制Poly圖層，然后繪制Active Contact 圖層，最后繪制Metal1 圖層pmos和nmos繪制結果如圖3pmos繪制圖和圖4nmos繪制圖所示。圖3 pmos繪制圖圖4 nmos繪制圖（5）繪制pmos和nmos組件：繪制方法同繪制pmos和nmospmos相同，pmos和nmos組件繪制結果如圖5pmos和nmos組件繪制圖所示。圖5 pmos和nmos組件繪制圖（6）編輯或門及連接柵極Poly：新建cell 命名為or，在組件列表中選擇繪制的組件進行或門編輯。將放置的組件在or中按位置放置好，然后根據(jù)邏輯關系繪制連接柵極的多晶層。由于電路的pmos 與nmos 的柵極極是要相連的，故直接以Poly圖層將pmos 與nmos 的Poly 相連接，繪制出Poly，繪制后進行DRC檢查，如圖6連接柵極Poly圖所示。圖6 連接柵極Poly圖（7）連接源漏極：電路的nmos 漏極與pmos 漏極是相連的，則以Metal1 連接即可，利用Metal1 將圖中的nmos 與pmos 的右邊擴散區(qū)有接觸點處相連接，繪制Metal1，繪制后進行DRC檢查，如圖7連接源漏極圖所示。圖7 連接源漏極圖（8）繪制電源線和地線：由于電路需要有Vdd 電源與GND 電源，電源繪制是以Metal1圖層表示，利用Metal1 將圖中pmos 上方與nmos 下方各繪制一個電源圖樣，繪制后進行DRC檢查，如圖8繪制電源線和地線圖所示。圖8 繪制電源線和地線圖（9）加入Vdd 與GND 節(jié)點名：單擊工具欄中插入節(jié)點按鈕，再到編輯窗口中用鼠標左鍵拖曳出一個與上方電源圖樣重疊的方格后，將出現(xiàn)Edit Object(s)對話框，在On文本框中選中Metal1層，在Port name 文本框中輸入節(jié)點名稱為Vdd，在Text Alignment 選項組中選擇文字相對于框的位置的右上方，單擊“確定”按鈕,同樣的方法標出GND。(10)接電源線與地線：將電源線與地線和pmos，nmos，guardpmos，guardnmos 連接起來，完成后DRC檢查如圖9連接電源線與地線圖所示。圖9 連接電源線與地線圖（11）接或非門和反相器：先繪制反相器輸入端口，先在編輯窗口空白處進行編輯，先繪制Poly Contact 圖層，再繪制Poly 圖層，接著繪制Metal1 圖層使之重疊于Poly Contact 圖樣上，最后將此輸入端口圖形群組起來，在Group CellName 文本框中輸入名稱portA，之后單擊OK 按鈕。將portA移至反相器輸入端，連接非門和反相器，DRC檢查，如圖10連接或非門和反相器圖所示。圖10 連接或非門和反相器圖（12）入輸入端口：先繪制Poly Contact 圖層，再繪制Poly 圖層，接著繪制Metal1 圖層使之重疊于Poly Contact 圖樣上，接著在Metal1 上要繪制Via 圖層，Via 圖層是用來連接Metal1 圖層與Metal2 圖層的接觸孔，接著繪制Metal2 圖層，它要與圖層Via 與Metal1 重疊，DRC檢查端口如圖11端口圖所示。圖11 端口圖（13）端口圖形群組起來，先選中組合區(qū)域部分，再選擇DrawGroup 命令，會出現(xiàn)Group 對話框。在Group CellName 文本框中輸入名稱portA，之后單擊OK 按鈕。將port A 部分移至與非門柵極的位置當成輸入端口，結果如圖所示。注意，在放置時Metal1 與Metal1 之間要距離3 個格點以上，并要以設計規(guī)則檢查無誤才可，復制port A 放置到另一個輸入端口，通過R鍵來旋轉portA，最后DRC檢查，如圖12加入輸入端口圖所示。圖12 加入輸入端口圖（14）在port A 組件上加入節(jié)點名稱作為輸入點，需利用加入節(jié)點按鈕。再在Layers 面板的下拉列表中選擇Metal2 選項，使Metal2 圖樣被選取，再到編輯窗口中用鼠標左鍵拖曳出一個與port A 組件的Metal2 圖樣重疊的方格后，會出現(xiàn)Edit Object(s)對話框，在Port name 文本框輸入輸入端口名稱為A，在Text Alignment 選項組選擇文字相對于框的位置的左邊，再單擊“確定”按鈕，同樣的方法標出B和C輸入端口，如圖13加入節(jié)點名圖所示。圖13 加入節(jié)點名圖（15）加入輸出端口：與門有一個輸出端口，先繪制Via 圖層，在反相器的Metal1 圖層上畫出橫向兩格、縱向兩格的方形，接著繪制Metal2 圖層，它要與Via 與Metal1 圖層重疊，進行DRC檢查。將繪制的輸出端口取名為F，要利用加入節(jié)點按鈕。再在Layers 面板的下拉列表中選擇Metal2 選項，使Metal2 圖樣被選取，再到編輯窗口中用鼠標左鍵拖曳出一個與剛繪制的Metal2 圖樣重疊的方格后，出現(xiàn)Edit Object(s)對話框，在Port name 文本框中輸入輸入端口名稱“F”，在Text Alignment 選項組中選擇文字相對于框的位置的右邊，再單擊“確定”按鈕，如圖14加入輸出端口圖所示。圖14 加入輸出端口圖至此，一個三輸入或門完成版圖繪制，版圖及版圖截面圖如圖15三輸入或門電路版圖及DRC驗證結果圖和圖16三輸入或門版圖截面圖所示。圖15 三輸入或門電路版圖圖16 三輸入或門電路版圖截面圖2.4三輸入或門版圖電路仿真對已設計完成的三輸入或門版圖電路進行仿真，添加激勵、電源和地，觀察輸入輸出波形，輸入輸出波形如圖17三輸入或門電路版圖輸入輸出波形圖所示。圖17 三輸入或門電路版圖輸入輸出波形圖三輸入或門電路的版圖仿真波形與原理圖的仿真輸出波形基本一致，并且符合輸入輸出的邏輯關系，電路的設計正確無誤。2.5LVS檢查匹配三輸入或門電路進行LVS檢查驗證，首先添加輸入輸出文件如圖18電路圖網(wǎng)表圖和19版圖網(wǎng)表圖所示，選擇要查看的輸出，觀察輸出結果檢查三輸入或非門電路原理