組合邏輯電路課件

1、組合邏輯電路 -邏輯代數(shù)(1) 數(shù)字電子電路基礎(chǔ),1,組合邏輯電路,1 數(shù)字電路的基礎(chǔ)知識,1.1.1 數(shù)字信號和模擬信號,電子電路中的信號,模擬信號,數(shù)字信號,時間連續(xù)的信號,時間和幅度都是離散的,例：正弦波信號、鋸齒波信號等,例：產(chǎn)品數(shù)量的統(tǒng)計、數(shù)字表盤的讀數(shù)、數(shù)字電路信號等,2,組合邏輯電路,模擬信號,數(shù)字信號,3,組合邏輯電路,模擬電路主要研究：輸入、輸出信號間的大小、相位、失真等方面的關(guān)系。主要采用電路分析方法，動態(tài)性能用微變等效電路分析,在模擬電路中，晶體管一般工作在線性放大區(qū)；在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)，即工作在飽和區(qū)和截止區(qū),數(shù)字電路主要研究：電路輸出、輸入間的邏輯關(guān)系

2、。主要的工具是邏輯代數(shù)，電路的功能用真值表、邏輯表達(dá)式及波形圖表示,模擬電路與數(shù)字電路比較,1.電路的特點,2.研究的內(nèi)容,4,組合邏輯電路,模擬電路研究的問題,基本電路元件,基本模擬電路,晶體三極管,場效應(yīng)管,集成運(yùn)算放大器,信號放大及運(yùn)算 (信號放大、功率放大） 信號處理（采樣保持、電壓比較、有源濾波） 信號發(fā)生（正弦波發(fā)生器、三角波發(fā)生器,5,組合邏輯電路,數(shù)字電路研究的問題,基本電路元件,基本數(shù)字電路,邏輯門電路,觸發(fā)器,組合邏輯電路 時序電路（寄存器、計數(shù)器、脈沖發(fā)生器、 脈沖整形電路） A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器,6,組合邏輯電路,1.1.2 數(shù)制,一、十進(jìn)制,以十為基數(shù)的記數(shù)體制

3、,表示數(shù)的十個數(shù)碼,1、2、3、4、5、6、7、8、9、0,遵循逢十進(jìn)一的規(guī)律,157,一個十進(jìn)制數(shù)數(shù) N 可以表示成,若在數(shù)字電路中采用十進(jìn)制，必須要有十個電路狀態(tài)與十個記數(shù)碼相對應(yīng)。這樣將在技術(shù)上帶來許多困難，而且很不經(jīng)濟(jì),7,組合邏輯電路,二、二進(jìn)制,以二為基數(shù)的記數(shù)體制,表示數(shù)的兩個數(shù)碼,0、1,遵循逢二進(jìn)一的規(guī)律,1001）B,(9)D,二進(jìn)制的優(yōu)點：用電路的兩個狀態(tài)-開關(guān)來表示二進(jìn)制數(shù)，數(shù)碼的存儲和傳輸簡單、可靠,二進(jìn)制的缺點：位數(shù)較多，使用不便；不合人們的習(xí)慣，輸入時將十進(jìn)制轉(zhuǎn)換成二進(jìn)制，運(yùn)算結(jié)果輸出時再轉(zhuǎn)換成十進(jìn)制數(shù),8,組合邏輯電路,三、十六進(jìn)制和八進(jìn)制,十六進(jìn)制記數(shù)碼,0、

4、1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15,4E6)H,4162+14 161+6 160,(1254)D,說明：十六進(jìn)制的一位對應(yīng)二進(jìn)制的四位,1. 十六進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換,Hexadecimal：十六進(jìn)制的 Decimal：十進(jìn)制的 Binary：二進(jìn)制的,9,組合邏輯電路,0101 1001)B,027+1 26+0 25+1 24 +1 23+0 22+0 21+1 20D,023+1 22+0 21+1 20) 161 +(1 23+0 22+0 21+1 20) 160D,(59)H,每四位2進(jìn)制數(shù)對應(yīng)一位16進(jìn)制數(shù)

5、,10011100101101001000)B,從末位開始四位一組,1001 1100 1011 0100 1000)B,(9CB48)H,10,組合邏輯電路,2. 八進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換,10011100101101001000)O,從末位開始三位一組,10 011 100 101 101 001 000)B,(2345510)O,八進(jìn)制記數(shù)碼,0、1、2、3、4、5、6、7,說明：八進(jìn)制的一位對應(yīng)二進(jìn)制的三位,11,組合邏輯電路,四、十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換,兩邊除2，余第0位K0,商兩邊除2，余第1位K1,十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換方法：可以用二除十進(jìn)制數(shù)，余數(shù)是二進(jìn)制數(shù)的第0位K0，然

6、后依次用二除所得的商，余數(shù)依次是第1位K1 、第2位K2,12,組合邏輯電路,例：十進(jìn)制數(shù)25轉(zhuǎn)換成二進(jìn)制數(shù)的轉(zhuǎn)換過程,25)D=(11001)B,13,組合邏輯電路,1.1.3 二進(jìn)制碼,數(shù)字系統(tǒng)的信息,數(shù)值,文字符號,二進(jìn)制代碼,編碼,為了分別表示N個字符，所需的二進(jìn)制數(shù)的最小位數(shù),編碼可以有多種，數(shù)字電路中所用的主要是二十進(jìn)制碼（BCD -Binary-Coded-Decimal碼,14,組合邏輯電路,BCD碼用四位二進(jìn)制數(shù)表示09十個數(shù)碼。四位二進(jìn)制數(shù)最多可以表示16個字符，因此，從16種表示中選十個來表示09十個字符，可以有多種情況。不同的表示法便形成了一種編碼。這里主要介紹,842

7、1碼,5421碼,余3碼,2421碼,首先以十進(jìn)制數(shù)為例，介紹權(quán)重的概念,3256)D=3103+ 2102+ 5101+ 6100,個位(D0)的權(quán)重為100 ，十位(D1)的權(quán)重為101 ， 百位(D2)的權(quán)重為102 ，千位(D3)的權(quán)重為103,15,組合邏輯電路,十進(jìn)制數(shù) (N)D,二進(jìn)制編碼 (K3K2K1K0)B,N)D= W3K3 +W2K2+W1K1+W0K0,W3W0為二進(jìn)制各位的權(quán)重,8421碼，就是指W3=8、 W3= 4、 W3= 2、 W3= 1,用四位二進(jìn)制數(shù)表示09十個數(shù)碼，該四位二進(jìn)制數(shù)的每一位也有權(quán)重,2421碼，就是指W3=2、 W3= 4、 W3= 2、

8、 W3= 1,5421碼，就是指W3=5、 W3= 4、 W3= 2、 W3= 1,16,組合邏輯電路,二進(jìn)制數(shù),自然碼,8421碼,2421碼,5421碼,余三碼,17,組合邏輯電路,邏輯變量：0、1 基本邏輯關(guān)系：與 ( and )、或 (or ) 非 ( not,1.2 基本邏輯關(guān)系,一、“與”邏輯,與邏輯：決定事件發(fā)生的各條件中，所有條件都具備，事件才會發(fā)生（成立,規(guī)定:開關(guān)合為邏輯“1” 開關(guān)斷為邏輯“0” 燈亮為邏輯“1” 燈滅為邏輯“0,18,組合邏輯電路,邏輯符號,邏輯式：F=ABC,邏輯乘法 邏輯與,真值表,真值表特點: 任0 則0, 全1則1,與邏輯運(yùn)算規(guī)則,0 0=0 0

9、 1=0 1 0=0 1 1=1,19,組合邏輯電路,二、 “或”邏輯,或邏輯：決定事件發(fā)生的各條件中，有一個或一個以上的條件具備，事件就會發(fā)生（成立,規(guī)定: 開關(guān)合為邏輯“1” 開關(guān)斷為邏輯“0” 燈亮為邏輯“1” 燈滅為邏輯“0,20,組合邏輯電路,真值表,邏輯符號,邏輯式：F=A+B+C,邏輯加法 邏輯或,真值表特點： 任1 則1, 全0則0,或邏輯運(yùn)算規(guī)則,0+0=0 0+1=1 1+0=1 1+1=1,21,組合邏輯電路,三、 “非”邏輯,非”邏輯：決定事件發(fā)生的條件只有一個，條件不具備時事件發(fā)生（成立），條件具備時事件不發(fā)生,規(guī)定: 開關(guān)合為邏輯“1” 開關(guān)斷為邏輯“0” 燈亮為邏

10、輯“1” 燈滅為邏輯“0,22,組合邏輯電路,邏輯符號,邏輯非 邏輯反,真值表特點: 1則0, 0則1,邏輯式,運(yùn)算規(guī)則,23,組合邏輯電路,四、幾種常用的邏輯關(guān)系邏輯,與”、“或”、“非”是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示,與非：條件A、B、C都具備，則F 不發(fā)生,其他幾種常用的邏輯關(guān)系如下表,24,組合邏輯電路,或非：條件A、B、C任一具備，則F 不發(fā)生,異或：條件A、B有一個具備，另一個不具備則F 發(fā)生,同或：條件A、B相同，則F 發(fā)生,25,組合邏輯電路,基本邏輯關(guān)系小結(jié),26,組合邏輯電路,1.3 邏輯代數(shù)及運(yùn)算規(guī)則,數(shù)字電路要研究的是電路的輸入輸出之間的

11、邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路，相應(yīng)的研究工具是邏輯代數(shù)（布爾代數(shù),在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個值（二值變量），即0和1，中間值沒有意義,0和1表示兩個對立的邏輯狀態(tài),例如：電位的低高（0表示低電位，1表示高電位）、開關(guān)的開合等,27,組合邏輯電路,1.3.1 邏輯代數(shù)的基本運(yùn)算規(guī)則,加運(yùn)算規(guī)則,0+0=0 ，0+1=1 ，1+0=1，1+1=1,乘運(yùn)算規(guī)則,00=0 01=0 10=0 11=1,非運(yùn)算規(guī)則,28,組合邏輯電路,1.3.2 邏輯代數(shù)的運(yùn)算規(guī)律,一、交換律,二、結(jié)合律,三、分配律,A+B=B+A,A B=B A,A+(B+C)=(A+B)+C=(A+C)+B,A

12、(B C)=(A B) C,A(B+C)=A B+A C,A+B C=(A+B)(A+C,29,組合邏輯電路,求證: （分配律第2條） A+BC=(A+B)(A+C,證明,右邊 =(A+B)(A+C,AA+AB+AC+BC ; 分配律,A +A(B+C)+BC ; 結(jié)合律 , AA=A,A(1+B+C)+BC ; 結(jié)合律,A 1+BC ; 1+B+C=1,A+BC ; A 1=1,左邊,30,組合邏輯電路,四、吸收規(guī)則,1.原變量的吸收,A+AB=A,證明,A+AB=A(1+B)=A1=A,利用運(yùn)算規(guī)則可以對邏輯式進(jìn)行化簡,例如,吸收是指吸收多余（冗余）項，多余（冗余）因子被取消、去掉 被消化了,長中含短，留下短,31,組合邏輯電路,2.反變量的吸收,證明,例如,長中含反，去掉反,32,組合邏輯電路,3.混合變量的吸收,證明,例如,正負(fù)相對，余全完,33,組合邏輯電路,五、反演定理,可以用列真值表的方法證明,德 摩根 (De Morgan)定理,34,組合邏輯電路,反演定理內(nèi)容：將函數(shù)式 F 中所有的,變量與常數(shù)均取反,求反運(yùn)算,互補(bǔ)運(yùn)算,1.運(yùn)算順序：先括號 再乘法（與） 后加法或,2.不是一個變量上的反號不動,注意,用處：實現(xiàn)互補(bǔ)運(yùn)算（求反運(yùn)算,新表達(dá)式：F,顯然,變換時，原函數(shù)運(yùn)算的先后順序不變,35,組合邏輯電路,例1,與或式,注意括號,注意