CMOS反相器【蒼松書苑】

1、CMOS反相器設(shè)計制造,1,深層分析,CMOS反相 器,由PMOS和NMOS 所組成的互補(bǔ)型電路叫做 CMOS,2,深層分析,CMOS反相器工作原理,當(dāng)輸入電壓Vin為高電平時，PMOS截止，NMOS導(dǎo)通，Vout=0,VOL=0,當(dāng)輸入電壓Vin為低電平時，PMOS導(dǎo)通，NMOS截止，Vout=VDD,VOH=VDD,在輸入為0或1（VDD)時，兩個MOS管中總是一個截止一個導(dǎo)通，因此沒有從VDD到VSS的直流通路，也沒有電流流入柵極，因此其靜態(tài)電流和功耗幾乎為0。這是CMOS電路低功耗的主要原因。CMOS電路的最大特點之一是低功耗,3,深層分析,CMOS電路的優(yōu)點,1）微功耗。 CMOS電

2、路靜態(tài)電流很小，約為納安數(shù)量級。 （2）抗干擾能力很強(qiáng)。 輸入噪聲容限可達(dá)到VDD/2。 （3）電源電壓范圍寬。 多數(shù)CMOS電路可在318V的電源電壓范圍 內(nèi)正常工作。 （4）輸入阻抗高。 （5）負(fù)載能力強(qiáng)。 CMOS電路可以帶50個同類門以上。 （6）邏輯擺幅大。（低電平0V，高電平VDD,4,深層分析,MOS反相器的設(shè)計,對CMOS反相器,1.根據(jù)VM確定尺寸 2.根據(jù)上升下降時間相等原則設(shè)計（WP/WN2:1,5,深層分析,三態(tài)CMOS反相器,低電平，高阻,用于多個電路模塊共享一條數(shù)據(jù)總線的情形,6,深層分析,CMOS反相器中的功耗,n管截止,p管導(dǎo)通,輸出為“1,n p管同時導(dǎo)通,輸

3、出從“1”“0,p管截止, n管導(dǎo)通,輸出為“0,CMOS反相器工作在兩種狀態(tài),p,n,靜止?fàn)顟B(tài),電荷轉(zhuǎn)移狀態(tài) （動態(tài),7,深層分析,輸出保持1不變，沒有電荷轉(zhuǎn)移,輸出從“1”轉(zhuǎn)變?yōu)椤?”, 有電荷轉(zhuǎn)移,0,1,輸出保持0不變，沒有電荷轉(zhuǎn)移,動態(tài)功耗,1.當(dāng)輸入信號為0時,2.當(dāng)輸入信號為VDD時,3.當(dāng)輸入信號從01(發(fā)生跳變)時,CMOS反相器的功耗,8,深層分析,靜態(tài)功耗PS,在輸入為0或1（VDD)時，兩個MOS管中總是一個截止一個導(dǎo)通，因此沒有從VDD到VSS的直流通路，也沒有電流流入柵極，因此其靜態(tài)電流和功耗幾乎為0,輸入,CMOS反相器的功耗,9,深層分析,考慮擴(kuò)散區(qū)與襯底之間的

4、反向漏電流后，存在較小反向漏電流,隨著特征尺寸的減小，漏電流功耗變得不可忽視，減小漏電流功耗是目前的研究熱點之一,10,深層分析,CMOS 反相器版圖,Polysilicon,In,Out,GND,PMOS,2l,Metal 1,NMOS,Contacts,N Well,11,深層分析,一位全加器電路功能設(shè)計,半加器：實現(xiàn)兩個一位二進(jìn)制數(shù)加法運(yùn)算的電路稱為半加器。若將A、B分別作為一位 二進(jìn)制數(shù)，S表示A、B相加的“和”，C是相加產(chǎn)生的“進(jìn)位”，半加器的真值表如表所示,A,B,S,C,0 0 0 1 1 0 1 1,0 0 1 0 1 0 0 1,A,B,S,C,1,A,B,C,S,a,b,c

5、o,so,半加器邏輯圖及其邏輯符號,C=AB,表達(dá)式,12,深層分析,全加器：對兩個一位二進(jìn)制數(shù)及來自低位的“進(jìn)位”進(jìn)行相加，產(chǎn)生本位“和”及向高位”進(jìn)位“的邏輯電路稱為全加器。由此可知，全加器有三個輸入端，兩個輸出端,CIN,A,B,SUM,COUT,半加器1,半加器2,1,13,深層分析,用RTL描述的一位半加器 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY HADDER ISPORT (A,B:IN STD_LOGIC; SO,CO:OUT STD_LOGIC); END ENTITY HADDER;ARCHITECTURE FH1 OF

6、 HADDER ISBEGINSO=A XOR B; CO=A AND B; END ARCHITECTURE FH1; -或門的邏輯描述 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MYOR2 IS; PORT(A,B:IN STD_LOGIC; C: OUT STD_LOGIC ); END ENTITY MYOR2; ARCHITECTURE FU1 OF MYOR2 IS BEIGN C=A OR B; END ARCHITECTURE FU1,14,深層分析,一位全加器的頂層文件（結(jié)構(gòu)描述） LIBRARY IEEE; USE

7、IEEE.STD_LOGIC_1164.ALL; ENTITY FADDER IS PORT(A,B,CIN:IN STD_LOGIC; SUM,COUT：OUT STD_LOGIC); END ENTITY FADDER; ARCHITECTURE FD1 OF FADDER IS COMPONENT HADDER PORT(A,B:IN STD_LOGIC; S0,C0:OUT STD_LOGIC); END COMPONENT COMPONENT MYOR2 PORT(A,B:IN STD_LOGIC; C:OUT STD_LOGIC); END COMPONENT; SICNAL D

8、E F:STD_LOGIC; BEGIN U1:HADDER PORT MAP(A,B,C0=D,S0=E); U2:HADDER PORT MAP(A=CIN,B=E,C0=F,S0=SUM); U3:MYORR2 PORT MAP(A=F,B=D,C=COUT); END ARCHITECTURE FD1,15,深層分析,互補(bǔ)靜態(tài)CMOS組合邏輯電路,變換思路：在不減慢進(jìn)位產(chǎn)生速度的前提下，讓“和”與“進(jìn)位”產(chǎn)生的子電路之間共享某些邏輯來減少晶體管數(shù)目,16,深層分析,互補(bǔ)靜態(tài)CMOS組合邏輯電路,連接Cin (關(guān)鍵路徑)的管子盡量靠近輸出端,CO=AB+BCi+ACi,17,深層分析,雙

9、阱工藝 在一般的CMOS流程中，第一步往往是定義MOSFET的有源區(qū)，現(xiàn)在的亞0.25um工藝通常采用雙阱工藝（也稱雙管）來定義NMOS和PMOS晶體管的有源區(qū)。阱通常是通過注入或擴(kuò)散工藝形成的，摻雜為N型的稱為N阱，摻雜為P型的稱為P阱，而在同一硅片上形成N阱和P阱的稱為雙阱，注入的高能量、大劑量雜質(zhì)深入外延層大約1um。阱注入決定了晶體管的發(fā)值工作電壓，同時避免了CMOS電路常見的一些問題,18,深層分析,N阱形成的主要步驟是： 1、外延層；2、原氧化生長；3、第一層掩膜（N阱注入）；4、N阱注入（高能）；5、退火，如下圖。外延層與襯底有完全相同的晶格結(jié)構(gòu)，只是純度更高晶格缺陷更少。氧化層

10、的主要 作用是：1、保護(hù)表面的外延層免受沾污；2、阻止在注入過程中對硅片過度損傷；3、作為氧化屏蔽層，有助于控制注入過程中雜質(zhì)的注入深度。光刻膠圖形覆蓋了硅片上的特定區(qū)域，將起保護(hù)起來免于離子注入。離子注入機(jī)離化雜質(zhì)原子，使其加速獲得高能，選出最恰當(dāng)?shù)脑刈⑷?，并聚焦離子成為極窄的一束，最后掃描使硅片不受光刻膠保護(hù)的區(qū)域得到均勻摻雜。雜質(zhì)離子穿透硅的晶格結(jié)構(gòu)，對其共價原子結(jié)構(gòu)造成損傷，這種損傷在以后的擴(kuò)散以及退火步驟中得到修復(fù),19,深層分析,N阱,P+外延層,氧化硅,光刻膠,P+硅襯底,N阱的形成,磷注入,20,深層分析,退火產(chǎn)生4個結(jié)果：1、裸露的硅片表面生長了一層新的阻擋氧化層；2、高溫

11、使得雜質(zhì)向硅中移動（擴(kuò)散）；3、注入引起的損傷得到修復(fù)；4雜質(zhì)原子與硅原子間的共價鍵被激活，使得雜質(zhì)原子成為晶格結(jié)構(gòu)中的一部分,21,深層分析,淺槽隔離（STI）工藝 淺槽隔離是在襯底上制作晶體管有源區(qū)之間隔離區(qū)的一種可選工藝，這一方法在制作亞0.25um器件時尤其有效。主要分為3個步驟：槽刻蝕、氧化物填充和氧化物平坦化。其中槽刻蝕分為4個步驟：1、隔離氧化層；2、氮化物淀積;3、第三層掩膜（淺槽隔離）；4、STI槽刻蝕，如圖。氮化物的作用有:其一，它是一層堅固的掩膜材料，有助于STI氧化物淀積過程中保護(hù)有源區(qū)；其二，它可以在化學(xué)機(jī)械拋光（CMP）中充當(dāng)拋光阻擋層。沒有光刻膠保護(hù)的區(qū)域被離子和

12、強(qiáng)腐蝕性的化學(xué)物質(zhì)刻蝕掉氮化硅、氧化硅以及硅,STI槽刻蝕,22,深層分析,多晶硅柵結(jié)構(gòu)工藝 晶體管中的柵結(jié)構(gòu)的制作是流程當(dāng)中最關(guān)鍵的一步，其原因主要是:柵氧化 層是工藝中最薄的薄膜；多晶硅柵是工藝中物理尺寸最小的結(jié)構(gòu)，通常是整 個硅片上最關(guān)鍵的CD線寬。其主要步驟為：1、柵氧化層的生長；2、多晶硅 淀積；3、第四層掩膜（多晶硅柵）；4、多晶硅柵刻蝕，如圖。在低壓化學(xué) 氣相淀積設(shè)備中，硅烷分解，多晶硅淀積在硅片表面，其厚度約為5000A。多 晶硅可以提供較低的工作函數(shù)（較低的開啟電壓）和可靠地多晶硅氧化膜。 在多晶硅與光刻膠之間通常有一層抗反射涂層（ARC）,目的是減少不希望的 反射,多晶硅柵

13、結(jié)構(gòu)工藝,23,深層分析,輕摻雜（LDD）漏注入工藝 每個晶體管都要經(jīng)過兩次注入，首先是稱為輕摻雜漏注入的淺注入，隨后是中等或高劑量的源/漏（S/D）注入。輕摻雜漏注入使用砷和BF2這些較大質(zhì)量的摻雜材料使硅片表面成為非晶態(tài)。大質(zhì)量材料和表面非晶態(tài)的結(jié)合有助于維持淺結(jié)，淺結(jié)還有助于減少源漏間的溝道漏電流效應(yīng)。N-輕摻雜漏注入的步驟是：1、第五層掩膜（N-LDD注入）；2、N-LDD注入（低能量，淺結(jié)），如圖。P-輕慘雜漏注入的步驟是：1、第六層掩膜（P-LDD注入）；2、P-LDD注入（低能量，淺結(jié),N-LDD注入,24,深層分析,側(cè)墻的形成 側(cè)墻用來環(huán)繞多晶硅柵，以防更大劑量的源漏（S/D）

14、注入過于接近溝道可能引起的源漏穿通。主要步驟是：1、淀積二氧化硅；2、二氧化硅反刻。首先，在整個硅片表面淀積一層二氧化硅，隨后利用干法刻蝕工藝反刻掉這層二氧化硅但并不是所有的二氧化硅都除去了，多晶硅柵的側(cè)墻上保留了一部分二氧化硅,源/漏（S/D）注入工藝 為了完成倒摻雜技術(shù)，用中等劑量的摻雜稍稍超過LDD的結(jié)深，但是比最初的雙阱摻雜的結(jié)深淺，上一步形成的側(cè)墻阻止了注入雜質(zhì)侵入狹窄的溝道。N+S/D注入的主要步驟是：1、第七層掩膜（N+S/D注入）；2、 N+S/D注入（中等能量）P+S/D注入的步驟：1、第八層（ P+S/D 注入）；2、 P+S/D（中等能量）。在n+S/D注入和P+S/D注

15、入后，硅片在快速退火裝置中退火?？焖偻嘶鹧b置能夠迅速達(dá)到1000左右的高溫，并在設(shè)定溫度保持?jǐn)?shù)秒，這種狀態(tài)對于阻止結(jié)構(gòu)的擴(kuò)展以及控制S/D區(qū)雜質(zhì)的擴(kuò)散都非常重要,25,深層分析,接觸（孔）的形成 接觸形成工藝的目的是在所有硅的有源區(qū)形成金屬接觸，這層金屬接觸可以使硅和隨后淀積的導(dǎo)電材料更加緊密地結(jié)合起來。故鈦是做金屬接觸的理想材料，也是可行的選擇。鈦的電阻很低，同時能夠與硅發(fā)生充分反應(yīng)，并且與二氧化硅不發(fā)生反應(yīng)，當(dāng)溫度大于700時，鈦和硅發(fā)生反應(yīng)生成鈦的硅化物。鈦和硅不發(fā)生反應(yīng)，因此這兩種物質(zhì)不會發(fā)生化學(xué)的鍵合或者物理的聚集，因此鈦能輕易地從二氧化硅表面除去，而不需要額外掩膜。鈦的硅化物在所有

16、有源硅的表面保留下來。鈦金屬接觸的主要步驟是：1、鈦淀積；2、退火；3、刻蝕鈦，如圖,接觸（孔）的形成,26,深層分析,局部互連（LI）工藝 局部互連是在晶體管以及其他鈦硅化物接觸之間布金屬連接線。首先要求淀積一層介質(zhì)薄膜，然后是化學(xué)機(jī)械拋光、光刻和鎢金屬淀積，最后以金屬層拋光結(jié)束。LI工藝分為LI氧化硅介質(zhì)的形成和LI金屬的形成。其中制作LI金屬的主要步驟是;1、鈦淀積，2、氮化鈦淀積；3、鎢淀積；4、磨拋鎢，如圖,LI金屬的形成,27,深層分析,通孔1和鎢塞1的形成 層間介質(zhì)（ILD）充當(dāng)了各層金屬間以及第一層金屬與硅間的介質(zhì)材料。ILD上有許多小的通孔為相鄰的金屬層之間提供電學(xué)通道，并用

17、導(dǎo)電金屬（通常是鎢，稱為鎢塞）填充。制作通孔1的主要步驟是：1、ILD1氧化物淀（CVD）；2、氧化物磨拋；3、第十層掩膜（ILD1）。制作鎢塞1的主要步驟是:1、金屬淀積鈦阻擋層（PVD）；2、淀積氮化鈦（CVD）;3、淀積鎢（CVD）;4、磨拋鎢,28,深層分析,金屬1（M1）互連的形成 三明治金屬結(jié)構(gòu)是由多種不同的難熔金屬構(gòu)成，包括鈦、鋁銅合金和氮化鈦，由此構(gòu)成器件的五層金屬疊加結(jié)構(gòu)的第一層。包括LI金屬在內(nèi)，本工藝流程介紹當(dāng)中的器件總共有六層金屬。制作金屬1的主要步驟是;1、金屬鈦阻擋層淀積（CVD）;2、淀積鋁銅合金（CVD）;3、淀積氮化鈦（CVD）;4、第十一層掩膜（M1），如圖

18、,金屬1互連的形成,29,深層分析,通孔2和鎢塞2的形成 制造通孔2的主要步驟是：1、ILD2間隙填充；2、ILD2氧化物淀積；3、ILD2氧化物平坦化；4、第十二層掩膜（ILD2）。制作鎢塞2的主要步驟是：1、金屬淀積鈦阻擋層（PVD）;2、淀積氮化鈦（CVD）；3、淀積鎢（CVD);4、磨拋鎢。有兩種常見的方法填充間隙：SOG反刻和高濃度 等離子體化學(xué)氣相淀積（HDPCVD）.在亞0.25um工藝中更常用HDPCVD,金屬2(M2)互連的形成 層間互連在剩下的金屬疊加結(jié)構(gòu)中不斷地重復(fù)。制作金屬2互連的主要步驟是：1、淀積、刻蝕金屬2；2、填充ILD3間隙；3、淀積、平坦化ILD3氧化物；4

19、、刻蝕通孔3，淀積鈦/氮化鈦淀積鎢，平坦化,30,深層分析,制作金屬3直到制作點及合金 重復(fù)工藝制作M3和M4后，完成M4的刻蝕，淀積ILD5，這層不需要CMP，刻蝕 ILD5使得在M5淀積過程中通孔能被金屬填充。M5的厚度較厚，刻蝕時在必要的地方 形成壓焊點，在不需要的地方將金屬除去。工藝的最后一步包括再次生長ILD6以及隨 后生長頂層氮化硅作為鈍化層，如圖所示。鈍化的目的是保護(hù)產(chǎn)品免受潮氣、劃傷以及 沾污的影響。最后在擴(kuò)散爐中進(jìn)行低溫合金步驟，這一步加熱過程有助于提高互連金屬 間的金屬接觸，從而提高器件的電學(xué)性能和可靠性。在這一步合金操作中必須特別小心 以免產(chǎn)品過加熱，一起永久性的結(jié)構(gòu)缺陷

20、,COMS剖面圖,31,深層分析,參數(shù)測試 硅片要進(jìn)行兩次測試以確定產(chǎn)品的功能可靠性。第一次測試在首層金屬刻蝕完成后進(jìn)行，第二次測試是在完成芯片制造的最后一步工藝進(jìn)行。金屬刻蝕完成以后，利用電學(xué)測試設(shè)備的微型探針測試硅片上特定器件測試結(jié)構(gòu)的特定電學(xué)參數(shù)。最后在芯片廠外利用電學(xué)測試，揀選設(shè)備自動對硅片進(jìn)行探查和測試。檢測硅片上每一個管芯的電學(xué)功能，通過軟件利用正交坐標(biāo)將失敗的管芯標(biāo)出，此后硅片被運(yùn)往裝配部門，自此集成電路生產(chǎn)完成,32,深層分析,封裝形式 封裝材料：塑料封裝 塑料封裝用于消費電子，因為其成本低，工藝簡單，可靠性高而占有絕大部分市場份額 和PCB板連接方式：SMT封裝 目前市面上大

21、部分IC均采用 表面貼裝式（SMT）封裝 封裝外形：QFN四方引腳扁平式封裝,33,深層分析,封裝原材料： 1、晶圓 2、引線框架 提供電路連接和Die的固定作用； 主要材料為銅、會在上面進(jìn)行鍍銀、等材料； L/F的制程有Etch和Stamp兩種； 易氧化，存放于氮氣柜中，濕度小于40%RH； 除了BGA和CSP外，其他Packaged都會采用Lead Frame，BGA采用的是Substrae； 3、焊接金線 實現(xiàn)芯片和外部一線框架的電性和物理連接； 金線采用的是99.99%的高純度金； 同時，出于成本考慮，目前有采用銅線和鋁線工藝的。優(yōu)點是成本低，同時工藝難度 加大，良率降低； 線徑?jīng)Q定可

22、傳導(dǎo)的電路；0.8mil,1.0mil,1.3mils,1.5mils和2.0mils; 4、塑封料/環(huán)氧樹脂 主要成分為：環(huán)氧樹脂及各種添加劑（固定劑，改性劑，脫模劑，染色劑，阻燃劑等）； 主要功能為：在熔融狀態(tài)下個將Die和Lead Frame包裹起來，提供物理和電氣保護(hù)，防 止外界干擾； 存放條件：零下5好存，常溫下需會溫24小時； 5、銀漿 成分為環(huán)氧樹脂填充金屬粉末（Ag）； 有三個作用：將Die固定在Die Pad上；散熱作用，導(dǎo)電作用； -50一下存放，使用之前回溫24小時,34,深層分析,封裝工藝流程概述,封裝工藝流程,35,深層分析,封裝工藝流程芯片切割,當(dāng)前，晶圓片尺寸不斷

23、加大，8英寸和12英寸晶圓使用越來越廣泛，為了保證硅圓片質(zhì)量，圓片厚度相應(yīng)增加，給芯片切割帶來了難度。所以在封裝之前，一定要對硅片進(jìn)行減薄處理,36,深層分析,封裝工藝流程芯片切割,以薄型小外形尺寸封裝（TSOP）為例，晶圓片電路層厚度為300um，晶圓片厚度為900um,電路層制作完成后，需要對硅片進(jìn)行背面減薄,背面減薄,將從晶圓廠出來的Wafer進(jìn)行背面研磨，來減薄晶圓達(dá)到封裝需要的厚度（8mils-10mils）； 磨片時，需要在正面貼膠帶保護(hù)電路區(qū)域同時研磨背面。研磨后，去除膠帶，測量厚度,粘膠帶,磨片,去膠帶,37,深層分析,封裝工藝流程芯片貼裝,芯片貼裝（Die Mount）又稱芯

24、片粘貼，是將IC芯片固定于封裝基板或引腳架承載座上的工藝過程。 芯片應(yīng)貼裝到引腳架的中間焊盤上，焊盤尺寸要與芯片大小相匹配,封裝工藝流程芯片互連,芯片互連是指將芯片焊區(qū)與電子封裝外殼的I/O引線或基板上的金屬布線焊區(qū)相連接，實現(xiàn)芯片功能的制造技術(shù),38,深層分析,封裝材料成型技術(shù),熱固性聚合物：低溫時聚合物是塑性或流動的，當(dāng)加熱到一定溫度時，聚合物分子發(fā)生交聯(lián)反應(yīng)，形成剛性固體，并不能反復(fù)加熱使之塑性流動，不可回收利用,轉(zhuǎn)移成型技術(shù)（Transfer Molding） 熱固性塑料轉(zhuǎn)移成型工藝是將“熱流道注塑”和“壓力成型” 組合工藝。傳統(tǒng)熱流道注塑成型中，熔體腔室中保持一定的溫度，在外加壓力作用下塑封料進(jìn)入芯片模具型腔內(nèi)，獲得一定形狀的芯片外形,39,深層分析,封裝材料轉(zhuǎn)移成型過程,1、芯片及完成互連的框架置于模具中； 2、將塑封料預(yù)加熱后放入轉(zhuǎn)移成型機(jī)轉(zhuǎn)移罐中； 3、在一定溫度和轉(zhuǎn)移成型活塞壓力作用下，塑封料注射進(jìn)入澆道，通過澆口進(jìn)入模具型腔； 4、塑封料在模具內(nèi)降溫固化，保壓后頂出模具進(jìn)一步固化,40,深層分析,封裝工藝流程去飛邊毛刺,毛刺飛邊是指封裝過程中塑封料樹脂溢出、貼帶毛邊、引線毛刺等飛邊毛刺現(xiàn)象。隨著成型模具設(shè)計和技術(shù)的改進(jìn)，毛刺和飛邊現(xiàn)象越來越少。 封裝成型過程中，塑封料可能從模具合縫處滲出來，流到外面的引線框架上，毛刺不去除