畢業(yè)設(shè)計（論文）開題報告基于FPGA的直接數(shù)字頻率合成技術(shù)及實現(xiàn)

1、電 子 科 技 大 學(xué)28 級本科畢業(yè)設(shè)計（論文）開題報告表學(xué)號：28xxxxx 姓名：xxx學(xué)院：電子工程學(xué)院專業(yè)：信息對抗技術(shù)學(xué)位論文題目基于fpga的直接數(shù)字頻率合成技術(shù)及實現(xiàn) 學(xué)位論文題目來源： 1.科研 2.生產(chǎn) 3.教學(xué)（含實驗） 4.其它（在選項上打勾選擇）學(xué)位論文成果形式： 1.硬件 2.硬件+軟件 3.軟件 4.純論文（在選項上打勾選擇）學(xué)位論文研究內(nèi)容1研究現(xiàn)狀及發(fā)展態(tài)勢頻率合成技術(shù)（dds）是繼直接式和鎖相式頻率合成技術(shù)之后的新一代頻率合成技術(shù),在現(xiàn)代雷達(dá)通信制導(dǎo)等領(lǐng)域起著日益重要的作用。在眾多的頻率合成技術(shù)中，近十幾年來直接數(shù)字頻率合成技術(shù)以其獨特的優(yōu)點得到飛速發(fā)展。隨

2、著微電子技術(shù)的發(fā)展，各國都在研究發(fā)展自己的dds產(chǎn)品，以美國adi公司的ad9851、ad9959芯片為代表的dds產(chǎn)品在市場上得到了廣泛的應(yīng)用。頻率分辨率已達(dá)到0.1hz,頻率輸出范圍達(dá)到400mhz，而且許多還具有調(diào)制功能，可以發(fā)生fsk、psk、線性調(diào)頻以及幅度調(diào)制信號等，且其內(nèi)置的高速d/a一般也達(dá)到10bit以上，同時為了抑制雜散，這些芯片大多采用了隨機(jī)抖動法來提高無雜散動態(tài)范圍。我國的數(shù)字頻率合成技術(shù)也取得了較快的發(fā)展,以上海愛儀公司的asio51s為代表的頻率合成芯片輸出范圍也已達(dá)到150mhz以上，并具有信號失真小，幅度穩(wěn)定等優(yōu)點！雖然已取得很大進(jìn)步，但依然有許多工作要做，如精

3、確分析雜散頻譜特性，如何降低雜散功率，以及如何擴(kuò)展dds的輸出帶寬等等！2. 選題依據(jù)及意義目前頻率合成的方法主要有三種：第一，直接頻率合成技術(shù)，利用混頻器，倍頻器，分頻器和帶通濾波器來完成對頻率的四則運算，具有快速實現(xiàn)頻率變換、低相位噪聲、輸出頻率高等優(yōu)點，但是體積大、造價高，顯然不適應(yīng)現(xiàn)代電子技術(shù)發(fā)展的需要；第二，以鎖相環(huán)路技術(shù)為核心的間接頻率合成技術(shù)，其也是目前應(yīng)用最廣泛的頻率合成技術(shù)，但卻存在反饋惰性的問題，使得頻率轉(zhuǎn)換速度很難提升；第三，直接數(shù)字頻率合成技術(shù)，隨著微電子技術(shù)以及高速da轉(zhuǎn)換器的發(fā)展，數(shù)字頻率合成技術(shù)的發(fā)展和應(yīng)用也越來越廣泛，并具有體積小、功耗低、幾乎可以實時地以連續(xù)相

4、位轉(zhuǎn)換頻率等其他方式不具有的優(yōu)點。直接數(shù)字頻率合成技術(shù)在任意信號波形發(fā)生器中應(yīng)用廣泛，具有很廣泛的實用價值，考慮到我校實驗中心eda教學(xué)的需要，并結(jié)合自己的研究興趣，決定選取“基于fpga的直接數(shù)字頻率合成技術(shù)”為本科畢業(yè)設(shè)計的題目。本設(shè)計既在目前的研究基礎(chǔ)上繼續(xù)開展頻率合成技術(shù)的研究，又可以為我校廣大低年級同學(xué)在eda實驗中提供實驗例程及參考方案，方便老師教學(xué)。3. 課題研究內(nèi)容本設(shè)計以fpga為基礎(chǔ)實現(xiàn)直接數(shù)字頻率合成技術(shù)，完成一個簡易的任意波形信號源設(shè)計，主要研究內(nèi)容包括以下幾點（1） 完成系統(tǒng)總體方案設(shè)計（2） 利用硬件描述語言完成控制電路設(shè)計、仿真（3） 利用開發(fā)板完成系統(tǒng)的硬件實現(xiàn)

5、（4） 進(jìn)行系統(tǒng)調(diào)試及功能測試，完成任意信號波形發(fā)生4. 最終目標(biāo)，以及擬采取的主要理論、技術(shù)路線和實施方案4.1設(shè)計預(yù)期成果及目標(biāo)：（1） 產(chǎn)生波形為正弦波、方波（2） 頻率范圍是0hz10mhz（3） 頻率步進(jìn)100hz4.2采用的主要理論及技術(shù)路線dds是從相位概念出發(fā)的一種頻率合成技術(shù)。其理論基礎(chǔ)是nyquist抽樣定理：當(dāng)抽樣頻率大于被采樣頻率的兩倍時，抽樣得到的離散值可以無失真的還原被采樣信號。在dds中這個過程被顛倒過來，是假定抽樣過程已經(jīng)發(fā)生且抽樣值已經(jīng)量化完成，如何通過某種映射把已經(jīng)量化的值送到d/a以及l(fā)pf重建原始信號的問題。目前使用最廣泛的一種dds技術(shù)是利用高速存儲器

6、做查找表然后通過高速d/a產(chǎn)生已經(jīng)用數(shù)字形式存入的波形表。一個數(shù)字頻率合成器主要由相位累加器、加法器、波形存儲rom、d/a轉(zhuǎn)換器和lpf構(gòu)成。主要技術(shù)框圖如下相位累加器加法器加法器參考時鐘d/aromlpf頻率控制字初相控制字波形控制字dds原理框圖相位累加器在參考時鐘的作用下，進(jìn)行相位累加，當(dāng)相位累加器加滿時就會產(chǎn)生一次溢出，完成一次周期性動作。波形控制：由于波形存儲器中的波形是分塊存儲的，當(dāng)波形控制字改變時，波形存儲器（rom）的輸入為改變相位后的地址與波形控制字（波形地址）的和用相位累加器輸出的數(shù)據(jù)作為波形存儲器的取樣地址，進(jìn)行波形的相位-幅度轉(zhuǎn)換。n位的波形存儲rom相當(dāng)于把0的信號

7、波形離散成個樣值的序列d/a輸出的階梯波形中包含豐富的頻率分量（頻譜圖為辛格函數(shù)），造成波形失真，為了不失真得到信號波形，需要在d/a輸出端增加平滑濾波器（低通濾波器），濾除高頻成分。4.3具體實施方案：以我校電子實驗中心的自制fpga開發(fā)板為基礎(chǔ)，結(jié)合自制的高速d/ac模塊和濾波器模塊，以ise軟件為開發(fā)工具，以verilog語言為開發(fā)語言，實現(xiàn)本設(shè)計。在達(dá)到設(shè)計目標(biāo)的前提下，盡可能精簡設(shè)計方案、電路結(jié)構(gòu)，降低成本。4.3.1 da/c模塊計劃采用美國ti公司的da/c902芯片，該芯片是12bit,165msps的高速數(shù)模轉(zhuǎn)換器，并行數(shù)據(jù)控制口，互補電流輸出，噪聲小，完全能夠滿足輸出頻率上限10m的技術(shù)要求。4.3.2 濾波器模塊計劃采用三階巴特沃斯低通濾波器，巴特沃斯濾波器相對切比雪夫和橢圓濾波器具有通頻帶內(nèi)頻率響應(yīng)曲線最大限度平坦沒有起伏的特點，而且3階巴特沃斯濾波器在阻帶內(nèi)的衰減也較快，因此很適合做da/c904的后置濾波器。5. 論文特色或創(chuàng)新點