9A文體系結(jié)構(gòu)

1、MeiWei 81 重點借鑒文檔】（或460259)1.6 某臺主頻為 400MHz 的計算機執(zhí)行標準測試程序， 程序中指令類型、 執(zhí)行數(shù)量和平 均時鐘周期數(shù)如下：指令類型指令執(zhí)行數(shù)量平均時鐘周期數(shù)整數(shù)450001數(shù)據(jù)傳送750002浮點80004分支15002求該計算機的有效 CPI、 MIPS 和程序執(zhí)行時間。解：（1）CPI（45000 17500028000415002）/1295001.7765180（2） MIPS 速率 f/CPI 400/1.776225.225MIPS（或MIPS）259（3）程序執(zhí)行時間 =（45000175000280004 15002）400=575 s

2、1.7將計算機系統(tǒng)中某一功能的處理速度加快10 倍，但該功能的處理時間僅為整個系統(tǒng)運行時間的 40%，則采用此增強功能方法后，能使整個系統(tǒng)的性能提高多少？解 由題可知：可改進比例 =40%=0.4 部件加速比 =10根據(jù) Amdahl 定律可知：系統(tǒng)加速比10.41 0.4 01.041.5625采用此增強功能方法后，能使整個系統(tǒng)的性能提高到原來的 1.5625 倍。2.11 某臺處理機的各條指令使用頻度如下表所示：指令使用頻度指令使用頻度指令使用頻度ADD43%JOM6%CIL2%SUB13%STO5%CLA22%JMP7%SHR1%STP1%請分別設(shè)計這 9 條指令操作碼的哈弗曼編碼、 3

3、/3/3 擴展編碼和 2/7 擴展編碼，并計算這 3種編碼的平均碼長。解： 根據(jù)給出的九條指令的使用頻度和哈弗曼生成算法的結(jié)構(gòu)的不用構(gòu)造了兩種不同的哈夫曼樹。MeiWei_81 重點借鑒文檔】MeiWei 81 重點借鑒文檔】（左邊為 A ，右邊為 B ） 各編碼如下：指令I(lǐng)iPi哈弗曼 A哈弗曼 B3/3/32/7ADDI10.43000000CLAI20.22101000101SUBI30.13110101101000JMPI40.0711100110011001001JOMI50.0611101110111011010STOI60.0511110111011101011CILI70.02

4、111110111101111001100SHRI80.0111111101111101111011101STPI90.0111111111111111111101110由表可知，三種編碼的平均碼長為： （公式： L=Pi RLi）哈弗曼編碼： 2.42 位3/3/3 編碼： 2.52 位2/7 編碼： 2.70 位平均碼長： 2R43%+2R22%+4R（ 1-43%-22% ） =2.72.12. 某機指令字長 16 位。設(shè)有單地址指 令和雙地址指令兩類。若每個地址字段為 6 位. 且雙地址指令有 R 條。問單地址指令最多可以有多少條 ?解：雙地址指令結(jié)構(gòu)為：（ 4 位操作碼）（ 6 位地

5、址碼）（ 6 位地址碼） 單地址指令結(jié)構(gòu)為：（ 10 位操作碼）（ 6 位地址碼） 因此，每少一條雙地址指令，則多 26 條單地址指令， 雙地址指令最多是 2（16-6-6）=24=16 條， 所以單地址指令最多有（ 16-R ） R26 條。2.13. 若某機要求：三地址指令 4 條，單地址指令 255 條，零地址指令 16 條。設(shè)指令字 長為 12 位每個地址碼長為 3 位。問能否以擴展操作碼為其編碼 ? 如果其中單地址指令為 254 條呢 ? 說明其理由。解：（1 ）不能用擴展碼為其編碼。指令字長 12 位，每個地址碼占 3 位，三地址指令最多是 2（12-3-3-3）=8 條，現(xiàn)三地址

6、 指令需 4 條 ,所以可有 4 條編碼作為擴展碼，而單地址指令最多為423 23=28=256條，現(xiàn)要求單地址指令 255 條，所以可有一條編碼作擴展碼 因此零地址指令最多為 123 8 條 不滿足題目要求，故不可能以擴展碼為其編碼。（2 ）若單地址指令 254 條，可以用擴展碼為其編碼。依據(jù)（ 1）中推導(dǎo)，單地址指令中可用 2 條編碼作為擴展碼，零地址指令為2 23 16條，滿足題目要求3.6 有一指令流水線如下所示50ns 50ns 100ns 200ns1） 求連續(xù)輸入 10 條指令，該流水線的實際吞吐率和效率；2） 該流水線的 “瓶頸 ”在哪一段？請采取兩種不同的措施消除此“瓶頸 ”

7、。對于你所給出的兩種新的流水線，連續(xù)輸入 10 條指令時，其實際吞吐率和效率各是多少？MeiWei_81 重點借鑒文檔】解：(1)MeiWei 81 重點借鑒文檔】m T pipelineti (n 1) tmaxi1(50 50 100 200) 9 200 2200(ns)TP n T pipeline 1 220 (ns )m tii 1 i 400 5E TP i 1 TP 45.45% m 4 11(2) 瓶頸在 3、 4 段。變成八級流水線(細分)123 13 24 14_4?3?50ns 50ns 50ns 50ns 50ns 50nsT pipelineti (n 1) t m

8、axi150 8 9 504-1850(ns)TPlin1e3-1tiE TP i 13-24-24-3重復(fù)400TP81058.82%17設(shè)置部件TP nTpipeline 185(ns 1)E 400 10850 8 1017 58.82%3.7 有一個流水線由 4 段組成，其中每當流經(jīng)第 能流到第 4 段。如果每段經(jīng)過一次所需要的時間都是3 段時，總要在該段循環(huán)一次，然后才 t ，問：1)當在流水線的輸入端連續(xù)地每t 時間輸入任務(wù)時，該流水線會發(fā)生什么情況？段4_226104_11593_22468103_1157921234567891011234567891048374_44_3時間

9、2)3)850ns 此流水線的最大吞吐率為多少？如果每 2 t 輸入一個任務(wù)，連續(xù)處理 時的實際吞吐率和效率是多少？ 當每段時間不變時，如何提高該流水線的吞吐率？仍連續(xù)處理10 個任務(wù)10 個任務(wù)時，其MeiWei_81 重點借鑒文檔】MeiWei 81 重點借鑒文檔】吞吐率提高多少？解：（1）會發(fā)生流水線阻塞情況。第 1 個任務(wù)S1S2S3S3S4第 2 個任務(wù)S1S2stallS3S3S4第 3 個任務(wù)S1stallS2stallS3S3S4第 4 個任務(wù)S1stallS2stallS3S3S42）1123456789 1010 10時間12233445566778899234567891

10、012345678910時間432123 tTPmax2tT pipeline23 tTppipeline1023 tE TP 5 t4 5092 54.35%（3）重復(fù)設(shè)置部件ttt4123456789103_22244668810103_11133557799212345678910112345678910時間14 tTP nTpipeline 1014 t 57 t吞吐率提高倍數(shù) 7 t 1.641023 t3.8有一條靜態(tài)多功能流水線由 5段組成，加法用 1、3、4、5段，乘法用 1、2、5 段， 第 3 段的時間為 2 t，其余各段的時間均為 t，而且流水線的輸出可以直接返回輸入端或

11、MeiWei_81 重點借鑒文檔】MeiWei 81 重點借鑒文檔】4 暫存于相應(yīng)的流水寄存器中?，F(xiàn)要在該流水線上計算，畫出其時空（A圖i ，B并i計） 算其吞吐率、 加速比和效率。 i 1加法解：首先，應(yīng)選擇適合于流水線工作的算法。對于本題，應(yīng)先計算A1B1、A2B2、A3B3和 A 4B 4；再計算 （A1B1）（A2B2）和（A 3 B3） （A 4 B4）；然后求總的結(jié)果。其次，畫出完成該計算的時空圖，如圖所示，圖中陰影部分表示該段在工作。12ABCDA=A 1 B1B=A 2 B2C=A 3 B3D=A 4 B4B DC D10 11 1213 14 15 16 17 18時間ABA

12、 CA1 A2 A3 A4B1 B2 B3 B4由圖可見，它在18 個t 時間中，給出了7 個結(jié)果。所以吞吐率為：TP18 t如果不用流水線，由于一次求積需45+33）t=29t。所以加速比為：3 t，一次求和需 5 t，則產(chǎn)生上述 7 個結(jié)果共需該流水線的效率可由陰影區(qū)的面積和0.3225.1 解釋下列術(shù)語4 5 3 3 E5 18指令級并行：簡稱 ILP 。是指指令之間存在的一種并行性，利用它，計算機可以并行執(zhí)行兩 條或兩條以上的指令。指令調(diào)度：通過在編譯時讓編譯器重新組織指令順序或通過硬件在執(zhí)行時調(diào)整指令順序來消 除沖突。指令的動態(tài)調(diào)度： 是指在保持數(shù)據(jù)流和異常行為的情況下， 通過硬件對

13、指令執(zhí)行順序進行重 新安排，以提高流水線的利用率且減少停頓現(xiàn)象。是由硬件在程序?qū)嶋H運行時實施的。指令的靜態(tài)調(diào)度： 是指依靠編譯器對代碼進行靜態(tài)調(diào)度， 以減少相關(guān)和沖突。 它不是在程序 執(zhí)行的過程中、而是在編譯期間進行代碼調(diào)度和優(yōu)化的。保留站：在采用 Tomasulo 算法的 MIPS 處理器浮點部件中，在運算部件的入口設(shè)置的用來 保存一條已經(jīng)流出并等待到本功能部件執(zhí)行的指令（相關(guān)信息） 。CDB ：公共數(shù)據(jù)總線。動態(tài)分支預(yù)測技術(shù)： 是用硬件動態(tài)地進行分支處理的方法。 在程序運行時， 根據(jù)分支指令過 去的表現(xiàn)來預(yù)測其將來的行為。如果分支行為發(fā)生了變化，預(yù)測結(jié)果也跟著改變。BHT ：分支歷史表。

14、用來記錄相關(guān)分支指令最近一次或幾次的執(zhí)行情況是成功還是失敗， 并 據(jù)此進行預(yù)測。MeiWei_81 重點借鑒文檔】【MeiWei 81 重點借鑒文檔】分支目標緩沖： 是一種動態(tài)分支預(yù)測技術(shù)。 將執(zhí)行過的成功分支指令的地址以及預(yù)測的分支 目標地址記錄在一張硬件表中。 在每次取指令的同時， 用該指令的地址與表中所有項目的相 應(yīng)字段進行比較， 以便盡早知道分支是否成功， 盡早知道分支目標地址， 達到減少分支開銷 的目的。前瞻執(zhí)行： 解決控制相關(guān)的方法， 它對分支指令的結(jié)果進行猜測， 然后按這個猜測結(jié)果繼續(xù) 取指、 流出和執(zhí)行后續(xù)的指令。 只是指令執(zhí)行的結(jié)果不是寫回到寄存器或存儲器， 而是放到 一個稱

15、為 ROB 的緩沖器中。等到相應(yīng)的指令得到“確認” （即確實是應(yīng)該執(zhí)行的）后，才 將結(jié)果寫入寄存器或存儲器。ROB ： ReOrderBuffer 。前瞻執(zhí)行緩沖器。超標量： 一種多指令流出技術(shù)。 它在每個時鐘周期流出的指令條數(shù)不固定， 依代碼的具體情 況而定，但有個上限。超流水：在一個時鐘周期內(nèi)分時流出多條指令。超長指令字： 一種多指令流出技術(shù)。 VLIW 處理機在每個時鐘周期流出的指令條數(shù)是固定的， 這些指令構(gòu)成一條長指令或者一個指令包， 在這個指令包中， 指令之間的并行性是通過指令 顯式地表示出來的。循環(huán)展開： 是一種增加指令間并行性最簡單和最常用的方法。 它將循環(huán)展開若干遍后， 通過

16、重命名和指令調(diào)度來開發(fā)更多的并行性。7.9 假設(shè)在 3000次訪存中，第一級 Cache失效 110 次， 第二級 Cache 失效 55 次。試問：在這種情況下，該 Cache 系統(tǒng)的局部失效率和全局失效率各是多少？ 解第一級 Cache 的失效率（全局和局部）是 110/3000，第二級 Cache 的局部失效率是 55/110，第二級 Cache 的全局失效率是 55/3000，7.10給定以下的假設(shè)， 試計算直接映象 Cache 和兩路組相聯(lián) Cache的平均訪問時間以及 CPU 的性能。由計算結(jié)果能得出什么結(jié)論？（1）理想 Cache情況下的 CPI為 2.0，時鐘周期為 2ns，平

17、均每條指令訪存 1.2次；（2）兩者 Cache容量均為 64KB ，塊大小都是 32 字節(jié)；（3）組相聯(lián) Cache中的多路選擇器使 CPU 的時鐘周期增加了 10；（4）這兩種 Cache 的失效開銷都是 80ns；（5）命中時間為 1 個時鐘周期；（6）64KB 直接映象 Cache 的失效率為 1.4， 64KB 兩路組相聯(lián) Cache 的失效率為 1.0。解：平均訪問時間命中時間失效率失效開銷 平均訪問時間 1-路=2.0+1.4%R80=3.12ns 平均訪問時間 2-路=2. 0R（1+10%）+1.0%R80=3.0ns 兩路組相聯(lián)的平均訪問時間比較低CPUtime=（CPU

18、執(zhí)行+存儲等待周期） R 時鐘周期CPUtime=IC（CPI 執(zhí)行+總失效次數(shù) /指令總數(shù) R失效開銷） R 時鐘周期 =IC（CPI執(zhí)行R時鐘周期） +（每條指令的訪存次數(shù) R失效率 R失效開銷 R時鐘周期） CPUtime1-waR =IC（2.0R2+1.2R0.014R80） 5.344ICCPUtime2-waR =IC（2.2R2+1.2R0.01R80） 5.36ICCPU相對性能比： CPU time 2way 5.36/5.344=1.003CPU time 1way直接映象 cache 的訪問速度比兩路組相聯(lián) cache 要快 1.04 倍，而兩路組相聯(lián) Cache 的平 均性能比直接映象 cache 要高 1.003 倍。因此這里選擇兩路組相聯(lián)。 8.6一個字節(jié)多路通道連接有 6 臺設(shè)備，它們的數(shù)據(jù)傳輸率如下表所示。MeiWei_81 重點借鑒文檔】MeiWei 81 重點借鑒文檔】設(shè)備名稱D1D2D3D4D5D