USB芯片CY7C68013使用(20210412100340)

1、CY7C68013芯片使用精品lit fti EZ4JSB FX2GP F端點(diǎn)FIFO （史詩(shī)主從操怡flFQ匕?4 MHf KTALCY mart USBLn；： n-cDnwrlMUi j siwi翻臆UR検簡(jiǎn)化同件竦程可枚配置E M0J 1Ju2.0MCVRXZD FLLE口陽(yáng) con12 24 49 MHz4創(chuàng)址側(cè)切HLhTEd IH9徐據(jù)和粹庠rjstta附加24個(gè)I。軋K中包齬兩T申口GP1F檢口.實(shí)現(xiàn)與ASIC/DSP標(biāo)準(zhǔn)弧朋如 ATARI EPP母“膠連接“圖一 CY7C68013內(nèi)部構(gòu)造CY 7C68013 特點(diǎn):支持USB2.0,內(nèi)部包括USB2.0收發(fā)器、串行接口引擎（S

2、IE）以及增強(qiáng)型51內(nèi)核； 靈活配置，可“軟配置” RAM，取代了傳統(tǒng)51的RAM和ROM，程序可以通過(guò)以下方 式下載：通過(guò)USB 口下載；通過(guò)外部E2PROM裝載；外界存儲(chǔ)設(shè)備（僅128引腳支持） 模式靈活，可設(shè)置為主從模式，主模式下可對(duì)外部FIFO、存儲(chǔ)器、ATAn接口設(shè)備進(jìn)行高速讀寫操作，從模式下外部主控器（例如 DSP、MCU ）可把GPIF端口當(dāng)作FIFO 進(jìn)行高速讀寫操作。支持與外設(shè)通過(guò)并行 8位或者16位總線傳輸?硬件連接方式在 Slave FIFO 方式下，外部邏輯與FX2 的連接信號(hào)圖如下圖一從模式下的硬件連接IFCLK : FX2輸出的時(shí)鐘，可做為通訊的同步時(shí)鐘；FLAGA

3、，F(xiàn)LAGB，F(xiàn)LAGC，F(xiàn)LAGD : FX2 輸出的 FIFO 狀態(tài)信息，如滿，空等；SLCS: FIFO的片選信號(hào)，外部邏輯控制，當(dāng)SLCS輸出高時(shí)，不可進(jìn)行數(shù)據(jù)傳輸；SLOE : FIFO輸出使能，外部邏輯控制，當(dāng)SLOE無(wú)效時(shí)，數(shù)據(jù)線不輸出有效數(shù)據(jù)；SLRD: FIFO讀信號(hào)，外部邏輯控制，同步讀時(shí)，F(xiàn)IFO指針在SLRD有效時(shí)的每個(gè)IFCLK 的上升沿遞增，異步讀時(shí)，F(xiàn)IFO讀指針在SLRD的每個(gè)有效一無(wú)效的跳變沿時(shí)遞增；SLWR: FIFO寫信號(hào)，外部邏輯控制，同步寫時(shí)，在SLWR有效時(shí)的每個(gè)IFCLK的上升沿時(shí)數(shù)據(jù)被寫入，F(xiàn)IFO指針遞增，異步寫時(shí)，在 SLWR的每個(gè)有效一無(wú)效

4、的跳變沿時(shí)數(shù) 據(jù)被寫入，F(xiàn)IFO寫指針遞增；PKTEND :包結(jié)束信號(hào)，外部邏輯控制，在正常情況下，外部邏輯向FX2的FIFO中寫數(shù)，當(dāng)寫入FIFO端點(diǎn)的字節(jié)數(shù)等于 FX2固件設(shè)定的包大小時(shí)，數(shù)據(jù)將自動(dòng)被打成一包進(jìn)行傳輸，但有時(shí)外部邏輯可能需要傳輸一個(gè)字節(jié)數(shù)小于FX2固件設(shè)定的包大小的包，這時(shí)，它只需在寫入一定數(shù)目的字節(jié)后，聲明此信號(hào)，此時(shí)FX2硬件不管外部邏輯寫入了多少字節(jié)，都自動(dòng)將之打成一包進(jìn)行傳輸；FD15:0:數(shù)據(jù)線;FIFOADR1:O:選擇四個(gè) FIFO 端點(diǎn)的地址線，外部邏輯控制。?相應(yīng)的讀寫時(shí)序:同步Slave FIFO寫同步Slave FIFO寫的標(biāo)準(zhǔn)連接圖如下:Figure

5、 9-W. Merface Pins Exempt: Synchronous FIFO Wr/tes同步Slave FIFO寫的標(biāo)準(zhǔn)時(shí)序 如下:IDLE :當(dāng)寫事件發(fā)生時(shí)，進(jìn)狀態(tài) 1;狀態(tài)1:使FIFOADR1:0指向IN FIFO，進(jìn)狀態(tài) 2；狀態(tài)2:如FIFO滿，在本狀態(tài)等待，否則進(jìn)狀態(tài)3；狀態(tài)3:驅(qū)動(dòng)數(shù)據(jù)到數(shù)據(jù)線上，使SLWR有效，持續(xù)一個(gè)IFCLK周期，進(jìn)狀態(tài)4 ；狀態(tài)4:如需傳輸更多的數(shù)，進(jìn)狀態(tài)2,否則進(jìn)狀態(tài)IDLE。狀態(tài)跳轉(zhuǎn)示意圖如下LttunwhFullDoneState 1State 4Figure 9-1 匸 Sfafe Msch/ne Example: Synchronou

6、s FIFO Writes幾種情況的時(shí)序圖示意如下（ FULL, EMPTY , SLWR, PKTEND均假定低有效）IFCLKFD15:O|PKTENDFigure 9-12. Timing Example: Synchronous FIFO Wnftes. Wavefom 1圖示FIFO 中本來(lái)沒有數(shù)據(jù)，外部邏輯寫入第一個(gè)數(shù)據(jù)時(shí)的情況。IFCLKFADDROFADOR1FLAGB -FULLFLAG匚-EhlPTTSLWRFD1S:0PKTEN&AUTOIN = 1S10II511II512Co得 AutoC omnits PktFigure 9-13. Timing Example:

7、Synchronous FIFO Writes. Waveform 2圖示假定FX2設(shè)定包大小為512字節(jié)，外部邏輯向FIFO端點(diǎn)中寫入的數(shù)據(jù)達(dá) 512字節(jié) 時(shí)的情況。此時(shí) FX2硬件自動(dòng)將已寫入的512字節(jié)打成一包準(zhǔn)備進(jìn)行傳輸，這個(gè)動(dòng)作就和在普通傳輸中，F(xiàn)X2固件向FIFO端點(diǎn)中寫入512字節(jié)后，把512這個(gè)數(shù)寫入EPxBC中一樣， 只不過(guò)這個(gè)過(guò)程是由硬件自動(dòng)完成的。在這里可以看出“ FX2固件不參與數(shù)據(jù)傳輸過(guò)程”的含義了。外部邏輯只須按上面的時(shí)序圖所示的時(shí)序向FIFO端點(diǎn)中一個(gè)一個(gè)字節(jié)（或字）地寫數(shù)，寫到一定數(shù)量，F(xiàn)X2硬件自動(dòng)將數(shù)據(jù)打包傳輸，這一切均不需固件的參與，由此實(shí)現(xiàn) 高速數(shù)據(jù)傳輸

8、。IFCLK-ADDR1FLAGB “ FULLFLAGC EVIFTiSLWRFD15:D：PKTEN 匚Master Manjaly tommds snort PKtFigure 9-H. Timing Example Syncnronous FIFO 跆 Waveform 3. PKTEND Pin iLustrated圖示的是FIFO端點(diǎn)被寫滿時(shí)的情況。F圖是同步 Slave FIFO寫入時(shí)序:IFCLKBLC4FLAGSFKTEND同步Slave FIFO寫入時(shí)序邏輯時(shí)序設(shè)計(jì)中，數(shù)據(jù)應(yīng)該在IFCLK上升沿寫入。同時(shí)注意 SLWR、DATA之間的時(shí)序關(guān)系。同步 Slave FIFO 讀

9、:同 步 Slave FIFO讀 的 標(biāo) 準(zhǔn) 連 接 圖 如 下Figure 9-15. Interface Pins Exampie: Synchronous FIFO Reads同步Slave FIFO讀的標(biāo)準(zhǔn)時(shí)序如下：IDLE :當(dāng)讀事件發(fā)生時(shí)，進(jìn)狀態(tài) 1;狀態(tài)1:使FIFOADR1:0指向OUT FIFO，進(jìn)狀態(tài) 2;狀態(tài)2:使SLOE有效，如FIFO空，在本狀態(tài)等待，否則進(jìn)狀態(tài)3；狀態(tài)3：從數(shù)據(jù)線上讀數(shù)，使SLRD有效，持續(xù)一個(gè)IFCLK周期，以遞增FIFO讀指針, 進(jìn)狀態(tài)4；狀態(tài)4:如需傳輸更多的數(shù)，進(jìn)狀態(tài)2,否則進(jìn)狀態(tài)IDLE。狀態(tài)跳轉(zhuǎn)示意圖如下：EmptyLauncbiDone

10、Figure 9-1G, State Machine Exampie: Synchronous FIFO ReadsSLAVE FIFO 同步讀取序列和時(shí)序圖f.CXICf IFCLHjlHXIQUlFClLUflFCLK.fFCLK t IFOK f FCLKf 歩口FfOJQFiM) tMh Nl|_#|*|N*1fr 31 -*jHk2| N*3 忖 曲峠# *|N-*4SLCtl舊蠱4S.RD1 sicet-A孚呱 H 皿 H IN*1 IH 來(lái)心I*hh_屮2卜* N詣忡阿IKNmQ康嬰訕Slave FIFO同步事件序列圖從上圖所示，F(xiàn)PGA應(yīng)該在IFCLK上升沿處采集數(shù)據(jù)。異步 S

11、lave FIFO 寫:異 步 Slave FIFO標(biāo) 準(zhǔn) 連 接 圖 如 下Figure Q-19.Pins 匚畑npk Asynchronous FIFO Writos異步Slave FIFO寫的標(biāo)準(zhǔn)時(shí)序如下:IDLE :當(dāng)寫事件發(fā)生時(shí)，進(jìn)狀態(tài) 1;狀態(tài)1:使FIFOADR1:0指向IN FIFO，進(jìn)狀態(tài) 2;狀態(tài)2:如FIFO滿，在本狀態(tài)等待，否則進(jìn)狀態(tài)3；狀態(tài)3:驅(qū)動(dòng)數(shù)據(jù)到數(shù)據(jù)線上，使SLWR有效，再無(wú)效，以使 FIFO寫指針遞增，進(jìn)狀態(tài)4;狀態(tài)4:如需傳輸更多的數(shù)，進(jìn)狀態(tài)2,否則進(jìn)狀態(tài)IDLE。狀態(tài)跳轉(zhuǎn)示意圖如下：FullSlote 3Skite 2Stot&Stole 4Figur

12、e 9/0. State MachineAsynchronous FIFO WritesDoreLundi幾種情況的時(shí)序圖示意如下（FULL，EMPTY，SLWR，PKTEND 均假定低有效）IFCLKFADDROFADDR1FLAGB ” FULLFLAGC EMPTVSLWRFD15：0PKTENDFigure 9-21. Timing Example: Asynchronous FIFO Writes圖示FIFO中本來(lái)沒有數(shù)據(jù)，外部邏輯寫入第一個(gè)數(shù)據(jù)時(shí)的情況。FiFOADRSLCSFl. AGSP*TASlave FIFO異步寫時(shí)序數(shù)據(jù)必須在SLWR解除沿前Tsfd出現(xiàn)在總線上，當(dāng) SL

13、WR上升沿時(shí)，數(shù)據(jù)將被寫進(jìn)FIFO中，同時(shí)更新FIFO的指針。異步 Slave FIFO 讀:異 步 Slave FIFO讀 的 標(biāo) 準(zhǔn) 連 接 圖 如 下FLAGB+JIFOADR1:OJ.一FLAGCFMPTY.4-SLOEFX2SLRDEXT.SlaveFD15：0.MasterM odeFigure 9-22. Interface Pins Example: Asynchrono FIFQ Reads異步Slave FIFO讀的標(biāo)準(zhǔn)時(shí)序如下：IDLE :當(dāng)讀事件發(fā)生時(shí)，進(jìn)狀態(tài) 1;狀態(tài)1:使FIFOADR1:0指向OUT FIFO，進(jìn)狀態(tài) 2;狀態(tài)2:女口 FIFO空，在本狀態(tài)等待，否

14、則進(jìn)狀態(tài)3；狀態(tài)3:使SLOE有效，使SLRD有效，從數(shù)據(jù)線上讀數(shù)，再使SLRD無(wú)效，以遞增FIFO讀指針，再使 SLOE無(wú)效，進(jìn)狀態(tài)4；狀態(tài)4:如需傳輸更多的數(shù)，進(jìn)狀態(tài) 2,否則進(jìn)狀態(tài)IDLE。狀態(tài)跳轉(zhuǎn)示意圖如下：Em ptyI nunchon*Figure 9-23. Srart* Muchfne Exanrpfe: Asynchronous FIFO幾種情況的時(shí)序圖示意如下（FULL，EMPTY，SLRD，SLOE均假定低有效）Figutt 9-24. Trtning ExsHipit=f： Asynchronous FIFO Resids圖示正常情況時(shí)的時(shí)序。Slave FIFO異步讀時(shí)序Data總線在SLRD下降沿時(shí)被觸發(fā)更新，有一定時(shí)間的延遲，所以采用異步讀取的方 式，應(yīng)