時序電路測試及研究

1、時序電路測試及研究一， 實(shí)驗(yàn)?zāi)康? .掌握常用時序電路分析，設(shè)計(jì)及測試方法。2 .訓(xùn)練獨(dú)立進(jìn)行實(shí)驗(yàn)的技能。二.實(shí)驗(yàn)儀器及材料1 .雙蹤示波器2 .器材：74ls00 二輸入端四“與非”門 1片74ls10三輸入端三“與非”門1片74ls74雙d觸發(fā)器2片74ls112雙jk觸發(fā)器2片三.實(shí)驗(yàn)內(nèi)容1,異步二進(jìn)制計(jì)數(shù)器(1)用jk觸發(fā)器，按圖5.1所示的原理接線。q3.q2.q1.q0四個輸入端接電平顯示發(fā)光二極管。圖5.1：異步二進(jìn)制計(jì)觸器(2)由cp端輸入單脈沖，測試并記錄 q3q0端狀態(tài)及波形(3)試講異步二進(jìn)制加法計(jì)數(shù)器改為減法計(jì)數(shù)器。參考加法計(jì)數(shù)器要求進(jìn)行實(shí)驗(yàn)并記錄。加法器實(shí)驗(yàn)圖:實(shí)驗(yàn)結(jié)

2、果:波形圖:減法器實(shí)驗(yàn)圖;2.5 v2.5 v2*5 vvccxfgli 4 .手事tsiqmfcs44ab實(shí)驗(yàn)結(jié)果:2.異步二一十進(jìn)制加法計(jì)數(shù)器(1)用jk觸發(fā)器，按圖5.2所示的原理接線，qd, qc, qb, qa,四個輸入端接電平顯示發(fā)光二極管，cp端接連續(xù)脈沖或單脈沖。(2)在cp端輸入脈沖，觀察 cp, qd, ,qc, ,qb及qa的狀態(tài)變化(3)畫出 cp, qd, ,qc, ,qb 及 qa的波形國上異步二一十進(jìn)制加法計(jì)數(shù)器實(shí)驗(yàn)圖:實(shí)驗(yàn)結(jié)果:,3.自循環(huán)移位寄存器一一環(huán)形計(jì)數(shù)器(1),用d觸發(fā)器，按圖5.3所示的原理接線，qd ,qc，qb，qa四個輸出端接電平顯示發(fā)光二極管

3、。將觸發(fā)器a,b,c,d的狀態(tài)置為改為連續(xù)脈沖計(jì)數(shù)，并將其中一個狀態(tài)為“0”的觸發(fā)器置為“1”(?！?000”，用單脈沖計(jì)數(shù)，記錄個觸發(fā)器的狀態(tài)。擬干擾信號作用的結(jié)果)觀察計(jì)數(shù)器能否正常工作。分析原因。實(shí)驗(yàn)圖:kfg1.實(shí)驗(yàn)結(jié)果:07kfg1.(2),按圖5,4所示的原理接線，與非門用74ls10 (三輸入端三“與非”門)重復(fù)上述實(shí)驗(yàn)，對比實(shí)驗(yàn)結(jié)果，總結(jié)關(guān)于自啟動的體會。14lswn實(shí)驗(yàn)圖:u3a7jls74(i) : a74r.s74(j1) h2.5 v實(shí)驗(yàn)結(jié)果:74i.s?4(ij) : a f4 v, jlt逐ls1unyls1dn2.5 v74474074ls7j| b74ls74d

4、dcd74ls74dxfglg rd qcpa-)sd d*cpa-tf#.-心四，實(shí)驗(yàn)小結(jié)雖然每個數(shù)字電路系統(tǒng)可能包含有組合電路，但是在實(shí)際應(yīng)用中絕大多數(shù)的系統(tǒng)還包括存儲元件，我們將這樣的系統(tǒng)描述為時序電 路。時序電路的特點(diǎn)是：輸出不僅取決于當(dāng)時的輸入值，而且還與電 路過去的狀態(tài)有關(guān)。它類似于含儲能元件的電感或電容的電路， 如觸 發(fā)器、鎖存器、計(jì)數(shù)器、移位寄存器、存儲器等電路都是時序電路的 典型器件，時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的。時序電路的行為是由輸入、輸出和電路當(dāng)前狀態(tài)決定的。輸出和下一狀態(tài) 是輸入和當(dāng)前狀態(tài)的函數(shù)。通過對時序電路進(jìn)行分析，可以得到關(guān)于 輸入、輸出和狀態(tài)三者的時序的一個合理描述。如果一個電路包含這樣的觸發(fā)器，該觸發(fā)器的時鐘輸入是直接驅(qū) 動或者有一個時鐘信號間接驅(qū)動的，同時這個電路在正常執(zhí)行時不需 加載直接置位和間接置位，那么我們就稱這個電路為同步時序電路。 觸發(fā)器可以是任何類型的，邏輯圖可以包括也可以不包括組合邏輯。 在本此實(shí)驗(yàn)中我經(jīng)過反復(fù)的調(diào)整與查找問題， 終于做出了實(shí)驗(yàn)，讓我 更加深刻的了解了時序邏輯結(jié)構(gòu)，這是數(shù)電的最后一次實(shí)驗(yàn)，這個實(shí) 驗(yàn)比之前的實(shí)驗(yàn)無論難度還是復(fù)雜度都比之前的電路更加有