彩燈控制器 EDA

1、課程設計EDA技術與VHDL語言課程設計報告題 目： 多路彩燈控制器 班 級： 電信10-2班 姓 名： 李利旺 學 號： 指導教師： 徐維 成 績： 電子與信息工程學院信息與通信工程系目錄1 設計任務與要求22 設計過程22.1 組成框圖22.2 設計原理23 主要的VHDL源程序33.1 時序控制電路的VHDL源程序33.2 顯示控制電路的VHDL源程序43.3 整個電路系統(tǒng)的VHDL源程序64 分析與總結75 心得體會8多路彩燈控制器摘要：在電子電路設計領域中，電子設計自動化(EDA)工具已成為主要的設計手段。它的發(fā)展給電子系統(tǒng)的設計帶來了革命性的變化，EDA軟件設計工具，硬件描述語言，

2、可編程邏輯器件（PLD）使得EDA技術的應用走向普及。本次設計是十六路彩燈控制器,現(xiàn)代生活中,彩燈已經(jīng)成為必不可少的景觀,本次設計本著與實際生活密切聯(lián)系的原則,論述了使用VHDL設計十六路彩燈控制器的過程。VHDL為設計提供了更大的靈活性，使程序具有更高的通用性。同時也提高了設計的靈活性、可靠性和可擴展性,為大學生更好地認識社會提供了很好的機會。關鍵字：電子設計自動化(EDA) VHDL 彩燈控制器1 設計任務與要求（1）要有六種不同的彩燈花型。（2）多路花型可以自動變換循環(huán)往復。（3）彩燈變幻的快慢接拍可以選擇。（4）可進行復位。2 設計過程2.1 組成框圖劃分系統(tǒng)模塊，規(guī)定每一個模塊的功能

3、以及各模塊之間的接口，最終分為三大模塊：16路花樣彩燈顯示器、時序控制器、整個電路系統(tǒng)，從而達到控制彩燈閃爍速度的快慢和花型的的變換，如圖2.1所示。圖2.1 彩燈控制器組成框圖Fig. 2.1 lantern controller block diagram2.2 設計原理時序控制電路SXKZ根據(jù)輸入信號CKL_IN，CLR，CHOSE_KEY產(chǎn)生符合一定要求的、供顯示控制電路XSKZ使用的控制時鐘信號，而顯示控制電路XSKZ則根據(jù)時序控制電路SXKZ輸入的控制時鐘信號，輸出6種花形循環(huán)變化的、控制16路彩燈工作的控制信號，這些控制信號加上驅動電路一起控制彩燈工作。根據(jù)系統(tǒng)設計要求可知，整個

4、系統(tǒng)共有三個輸入信號：控制彩燈節(jié)奏快慢的基準時鐘信號CLK_IN，系統(tǒng)清零信號CLR，彩燈節(jié)奏快慢選擇開關CHOSE_KEY；共有16個輸出信號LED15.0，分別用于控制十六路彩燈。據(jù)此，我們可將整個彩燈控制器CDKZQ分為兩大部分：時序控制電路SXKZ和顯示控制電路XSKZ，整個系統(tǒng)的組成原理圖如圖2.2所示。圖2.2 彩燈控制器組成原理圖Fig. 2.2 schematic diagram of lantern controller.3 主要的VHDL源程序3.1 時序控制電路的VHDL源程序-SXKZ.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.AL

5、L;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SXKZ ISPORT(CHOSE_KEY:IN STD_LOGIC;CLK_IN:IN STD_LOGIC;CLR:IN STD_LOGIC;CLK:OUT STD_LOGIC);END ENTITY SXKZ;ARCHITECTURE BEHAV OF SXKZ ISSIGNAL CLLK:STD_LOGIC;BEGINPROCESS(CLK_IN,CLR,CHOSE_KEY)ISVARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINIF CLR=1 THEN CLL

6、K=0;TEMP:=000;ELSIF RISING_EDGE(CLK_IN)THENIF CHOSE_KEY=1THENIF TEMP=011THENTEMP:=000;CLLK=NOT CLLK;ELSETEMP:=TEMP+1;END IF;ELSEIF TEMP=111THENTEMP:=000;CLLK=NOT CLLK;ELSETEMP:=TEMP+1;END IF;END IF;END IF;END PROCESS;CLK=CLLK;END ARCHITECTURE BEHAV;時序控制電路SXKZ的仿真圖3.1所示圖3.1時序控制電路SXKZ仿真圖Figure 3.1 timi

7、ng control circuit SXKZ simulation map3.2 顯示控制電路的VHDL源程序-XSKZ.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY XSKZ ISPORT(CLK:IN STD_LOGIC;CLR:IN STD_LOGIC;LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0);END ENTITY XSKZ;ARCHITECTURE BEHAV OF XSKZ ISTYPE STATE IS(S0,S1,S2,S3,S4,S5,S6);SIGNAL CURRENT_STATE:S

8、TATE;SIGNAL FLOWER:STD_LOGIC_VECTOR(15 DOWNTO 0);BEGINPROCESS(CLR,CLK)ISCONSTANT F1:STD_LOGIC_VECTOR(15 DOWNTO 0):=00011;CONSTANT F2:STD_LOGIC_VECTOR(15 DOWNTO 0):=11111;CONSTANT F3:STD_LOGIC_VECTOR(15 DOWNTO 0):=01010;CONSTANT F4:STD_LOGIC_VECTOR(15 DOWNTO 0):=10101;CONSTANT F5:STD_LOGIC_VECTOR(15

9、DOWNTO 0):=11011;CONSTANT F6:STD_LOGIC_VECTOR(15 DOWNTO 0):=00000;BEGINIF CLR=1 THENCURRENT_STATEFLOWER=ZZZZZZZZZZZZZZZZ;CURRENT_STATEFLOWER=F1;CURRENT_STATEFLOWER=F2;CURRENT_STATEFLOWER=F3;CURRENT_STATEFLOWER=F4;CURRENT_STATEFLOWER=F5;CURRENT_STATEFLOWER=F6;CURRENT_STATE=S1;END CASE;END IF;END PROC

10、ESS;LED=FLOWER;END ARCHITECTURE BEHAV;顯示控制電路仿真圖如圖3.2所示圖3.2 顯示控制電路XSKZ仿真圖Figure 3.1 timing control circuit SXKZ simulation map3.3 整個電路系統(tǒng)的VHDL源程序-CDKZQ.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CDKZQ ISPORT(CLK_IN:IN STD_LOGIC;CLR:IN STD_LOGIC;CHOSE_KEY:IN STD_LOGIC;LED:OUT STD_LOGIC_VECTOR(1

11、5 DOWNTO 0);END ENTITY CDKZQ;ARCHITECTURE BEHAV OF CDKZQ ISCOMPONENT SXKZ ISPORT(CHOSE_KEY:IN STD_LOGIC;CLK_IN:STD_LOGIC;CLR:IN STD_LOGIC;CLK:OUT STD_LOGIC);END COMPONENT SXKZ;COMPONENT XSKZ ISPORT(CLK:IN STD_LOGIC;CLR:IN STD_LOGIC;LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0);END COMPONENT XSKZ;SIGNAL S1:S

12、TD_LOGIC;BEGINU1:SXKZ PORT MAP(CHOSE_KEY,CLK_IN,CLR,S1);U2:XSKZ PORT MAP(S1,CLR,LED);END ARCHITECTURE BEHAV;整個電路CDKZQ系統(tǒng)的仿真圖如圖3.3所示下圖3.3 整個電路系統(tǒng)CDKZQ仿真圖Fig. 3.3 the whole circuit system CDKZQ simulation 4 分析與總結用VHDL進行設計，首先應該理解 ，VHDL語言是一種全方位硬件描述語言，包括系統(tǒng)行為級，寄存器傳輸級和邏輯門級多個設計層次。應充分利用VHDH“自頂向下”的設計優(yōu)點以及層次化的設計概

13、念，層次概念對于設計復雜的數(shù)字系統(tǒng)是非常有用的。它使的我們可以從簡單的單元入手，逐漸構成龐大而復雜的系統(tǒng)。通過使用EDA編程既方便又快捷的實現(xiàn)了程序本次設計的程序已經(jīng)在硬件系統(tǒng)上得到了驗證，實驗表明，此設計方法能夠滿足多種不同花樣彩燈的變化要求。并且該方法便于擴展不同變化模式的彩燈花樣。電子技術課程設計是配合電子技術基礎課程與實驗教學的一個非常重要的教學環(huán)節(jié)。他不但能鞏固我們以所學的電子技術的理論知識，而且能提高我們的電子電路設計水平，還能加強我們綜合分析問題和解決問題的能力。進一步培養(yǎng)我們的實驗技能和動手能力，啟發(fā)我們的創(chuàng)新思維。使用VHDL語言設計電路，思路簡單,功能明了。使用Max+Pl

14、us設計電路不僅可以進行邏輯仿真，還可以進行時序仿真，使用PLD不僅省去了電路制作的麻煩，還可以反復進行硬件的實驗，非常方便地修改設計，且設計的電路的保密性強?？傊?，采用EDA技術使得復雜的電子系統(tǒng)的設計變的簡單易行，提高了設計的效率。在電子電路設計領域中，電子設計自動化(EDA)工具已成為主要的設計手段，而VHDL語言則是EDA的關鍵技術之一，它采用自頂向下的設計方法，即從系統(tǒng)總體要求出發(fā)，自上至下地將設計任務分解為不同的功能模塊，最后將各功能模塊連接形成頂層模塊，完成系統(tǒng)硬件的整體設計。5 心得體會本次課程實習我雖然用了一個星期的時間，但每個過程我都認真的完成，而且從中收獲很多。可以總結為

15、以下的幾點：1、對EDA技術與VHDL理論知識的鞏固與提高這次課程設計主要是運用VHDH設計的一些相關知識，在整個設計過程中，我詳細的參考了一邊所學的教材，是我對該次課程設計所用到的理論知識有更深一步的掌握，這位以后運用EDA與VHDL語言設計其他東西奠定了堅實的理論基礎。2、學會了理論聯(lián)系實際此次課程設計，通過老師所給的設計要求，能夠獨立運用所學理論知識將其付諸實踐。這并不是在課堂上的單純聽懂，這需要的是一種理論聯(lián)系實踐的能力。這次課設提高了我的動手操作能力，這為以后的就業(yè)有非常大的好處。3、和同學的互相協(xié)作共同進步在課設中經(jīng)常會遇到一些自己可能可能無法解決的問題，我積極向其他同學或老師請教。在設計時和同學之間相互交流各自的想法，不同的人對問題的看法總有差異，我們可以從交流中獲得更多的知識，其他人的設計一定有比你出色的地方，很好的借鑒，并在大家的商討中選擇最優(yōu)方案最終一定會得到最好的設計方法。4、其他通過這次課程設計使我懂得了理論與實際相結合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結合起來，從理論中得出結論，才能真正了解其原理，從而提高自己的實際動手能力和獨立思考的能力。在設計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問