基于FPGA的MT9P401圖像傳感器驅(qū)動(dòng)設(shè)計(jì)

1、集成電路應(yīng)用Application of Integrated Circuits基于 FPGA 的 MT9P401 圖像傳感器驅(qū)動(dòng)設(shè)計(jì)張帆 ，馮桂蘭 ，田維堅(jiān)(中國(guó) 計(jì) 量 學(xué) 院 光 學(xué) 與 電 子 科 技 學(xué) 院 ，浙 江 杭 州 )摘 要 ：針對(duì)目前道路抓拍相機(jī)分辨率低的現(xiàn)狀 ，提出一種基于 FPGA的大面陣 CMOS圖像傳感器驅(qū)動(dòng)設(shè)計(jì) 。設(shè)計(jì)采用 Micron公司的 CMOS圖像傳感器 MT9P401 ，以 Altera公司生產(chǎn)的 EP2C8T144C8為硬件平臺(tái) ，將 Verilog HDL編寫(xiě)的 I2C總線模塊嵌入 FPGA內(nèi)部實(shí)現(xiàn)對(duì) CMOS圖像傳感器參數(shù)的設(shè)置 。軟件仿真和實(shí)驗(yàn)

2、結(jié)果表明驅(qū)動(dòng)設(shè)計(jì)合理 ， CMOS圖像傳感器在驅(qū)動(dòng)時(shí)序的作用下 ，進(jìn)入正常工作狀態(tài) 。關(guān) 鍵 詞 ： FPGA ； MT9P401 ； CMOS圖像傳感器 ； I2C總線中 圖 分 類(lèi) 號(hào) ： TP212.1文獻(xiàn)標(biāo)識(shí)碼 ： A文 章 編 號(hào) ： 0258-7998(2011)06-0062-03Design of driving for MT9P401 image sensor based on FPGAZhang Fan ， Feng Guilan ， Tian Weijian(College of Optical and Electronic Technology, China Insti

3、tute of Metrogy ， Hangzhou ， China )Abstract ： Aiming at the condition that the capture camera has low resolution ,one design of driving circuit for large resolutionCMOS image sensor based on FPGA is proposed. The CMOS image sensor MT9P401 produced by Micron was adopted in the de -sign. The EP2C8T14

4、4C8 produced by Altera was adopted for the hardware platform . The I 2C bus module written by Verilog HDLwas embeded in the FPGA to achieve the setting of CMOS image sensors parameters . It is can be seen from the software simula -tion and experimental results that the design of driver is reasonable

5、 and the CMOS image sensor can work normally under the con -trol of the driving time .Key words ： FPGA ； MT9P401 ； CMOS image sensor ； I2C bus汽車(chē)在給人們生活帶來(lái)便利的同時(shí)也帶來(lái)了交通事故 。 其中超速行駛是造成交通事故的重要隱患之一 。據(jù)研究表明 ， 目前針對(duì)車(chē)輛超速 行駛 情況 的道路 抓拍 系統(tǒng)中所使用的圖像傳感器大多為小面陣器件 ， 普遍為100 萬(wàn) 200 萬(wàn) 像 素 , 從 而 導(dǎo) 致 抓 拍 圖 像 的 像 素 比 較 低 、 能夠同時(shí)抓拍

6、的車(chē)道數(shù)較少等等問(wèn)題 。 面對(duì)這一系列問(wèn)題 ， 大面陣的圖像傳感器便逐漸成了人們關(guān)注的熱點(diǎn) 。在 設(shè) 計(jì) 過(guò) 程 中 ， 分 析 了 具 有 500 萬(wàn) 像 素 的 CMOS 圖 像 傳感 器 MT9P401 的 工 作 模 式 , 選 用 Quartus 做 為 開(kāi) 發(fā) 工具 ， 使 用 Verilog HDL 語(yǔ) 言 對(duì) 驅(qū) 動(dòng) 電 路 設(shè) 計(jì) 方 案 進(jìn) 行 了硬件描述 ， 并對(duì)所設(shè)計(jì)的驅(qū)動(dòng)時(shí)序進(jìn)行仿真和驗(yàn)證 。1 MT9P401 圖 像 傳 感 器 介 紹1.1 主 要 特 點(diǎn)MT9P401 是 Micron 公 司 的 一 款 具 有 500 萬(wàn) 像 素 的CMOS 圖 像 傳 感

7、器 。 該 芯 片 的 主 要 特 點(diǎn) 有 ： 圖 像 分 辨 率為 2 592 H 1 944 V ， 像 元 尺 寸 為 5.7 mm 4.28 mm ， 最 大傳 輸 速 率 為 96 Mb/s ， 相 應(yīng) 的 采 樣 速 率 為 14 f/s ， 動(dòng) 態(tài) 范圍 為 70.1 dB 。MT9P401 圖 像 傳 感 器 將 像 素 矩 陣 、 串 行 接 口 、 陣 列控 制 器 、 A/D 轉(zhuǎn) 換 電 路 等 集 成 在 一 起 。 當(dāng) MT9P401 的 像素矩陣受到光照時(shí) ， 由于光電效 應(yīng)使光 信號(hào) 轉(zhuǎn)變 為電信號(hào) ， 由 此 產(chǎn) 生 的 模 擬 信 號(hào) 傳 送 至 內(nèi) 部 A/

8、D 轉(zhuǎn) 換 器 ， 輸 出相應(yīng)的數(shù)字信號(hào) 。 控制像素矩陣的信號(hào)由矩陣控制器產(chǎn)生 ， 矩陣控制器通過(guò)串行接口操作 。1.2 電 子 曝 光 方 式MT9P401 圖 像 傳 感 器 有 兩 種 電 子 曝 光 方 式 ， 分 別 對(duì)應(yīng)兩種不同的快門(mén)模式 。(1) 電 子 卷 簾 快 門(mén) (Electronic Rolling Shutter) ： 對(duì) 任 一像素 ， 在曝光開(kāi)始時(shí)將其清零 ， 等待曝光時(shí)間過(guò)后 ， 將信號(hào)值讀出 。 數(shù)據(jù)的讀出是串行的 ， 所以清零 、 曝光 、 讀 出也只能逐行順序進(jìn)行 ， 通常是從上至下 ， 和機(jī)械的焦平面快門(mén)非常像 。 此曝光方式的特點(diǎn)是每個(gè)像素曝光時(shí)長(zhǎng)6

9、2歡迎網(wǎng)上投稿 電子技術(shù)應(yīng)用 2011年第 37卷第 6期集成電路應(yīng)用Application of Integrated Circuits相同 ， 但 曝光 時(shí)間點(diǎn) 不同 。(2) 全 局 快 門(mén) (Global Shutter Snapshot Shutter) ： 每 個(gè) 像 = POUT = IOUTVOUT =PIN IINVINIOUTVOUT( IOUT+ IGND)VIN(1)素點(diǎn)增加了采樣保持單元 ， 在指 定時(shí) 間內(nèi) 對(duì)數(shù)據(jù) 進(jìn)行 采樣 ， 然后順序讀出 ， 這樣 雖然 后讀出 的像 素仍 然進(jìn)行 曝光 ， 但存儲(chǔ) 在采 樣保 持單 元 中 的

10、 數(shù) 據(jù) 卻 并 未 改 變 。 因 圖像的積分時(shí)間相等 ， 所以每個(gè)像素點(diǎn)在同一瞬間曝光 。此曝光方式的特點(diǎn)是能同時(shí) 復(fù)位所 有像 素 ， 但 曝光時(shí) 長(zhǎng)不 同 ， 可 用機(jī)械 快門(mén) 實(shí)現(xiàn)同 時(shí)結(jié) 束曝 光 。1.3 像 素 數(shù) 據(jù) 讀 出 時(shí) 序 分 析MT9P401 圖 像 傳 感 器 共 有 256 個(gè) 內(nèi) 部 寄 存 器 ， 內(nèi) 部寄 存 器 的 設(shè) 置 決 定 了 MT9P401 的 工 作 狀 態(tài) 。 MT9P401 與外 部 控 制 器 的 通 信 依 靠 I2C 總 線 1 ， 在 I2C 總 線 協(xié) 議 下輸 出 每 一 幀 圖 像 數(shù) 據(jù) 。 默 認(rèn) 情 況 下 ， MT

11、9P401 的 像 素 時(shí)鐘 與 外 部 輸 入 時(shí) 鐘 同 步 ， MT9P401 一 幀 圖 像 的 像 素 包 括1 944 行 和 2 592 列 ， 每 經(jīng) 過(guò) 一 個(gè) 像 素 時(shí) 鐘 周 期 ， 都 有 一個(gè) 12 bit 的 像 素 數(shù) 據(jù) 通 過(guò) 數(shù) 據(jù) 輸 出 引 腳 輸 出 ， 幀 有 效 信號(hào) (Frame_Valid) 的 周 期 為 70 ms ， 行 有 效 信 號(hào) (Line_Valid)的 周 期 為 35 s 。 當(dāng) 幀 有 效 信 號(hào) (Frame_Valid) 和 行 有 效 信號(hào) (Line_Valid) 均 為 高 電 平 時(shí) ， 輸 出 像 素 數(shù)

12、據(jù) 。 當(dāng) 幀 有 效信 號(hào) (Frame_Valid) 為 低 電 平 時(shí) ， 出 現(xiàn) 垂 直 消 隱 。 當(dāng) 行 有 效信 號(hào) (Line_Valid) 為 低 電 平 時(shí) ， 出 現(xiàn) 水 平 消 隱 。 像 素 數(shù) 據(jù)讀出時(shí)序如圖 1 所示 。圖 1 像素?cái)?shù)據(jù)讀出時(shí)序圖2 電路設(shè)計(jì)2.1 電 路 硬 件 設(shè) 計(jì)電 路 硬 件 由 電 源 模 塊 、 時(shí) 鐘 模 塊 、 CMOS 圖 像 傳 感 器與 FPGA 通 信 模 塊 構(gòu) 成 。(1) 電 源 模 塊CMOS 圖 像 傳 感 器 部 分 按 照 MT9P401 數(shù) 據(jù) 手 冊(cè) 上 的要 求 應(yīng) 提 供 5 種 電 源 ， 分 別

13、為 ： +1.8 V 的 數(shù) 字 電 源 VDD 、+2.8 V 的 IO 口 驅(qū) 動(dòng) 電 源 VDDIO 、 +2.8 V 的 模 擬 電 源 VAA 、+2.8 V 的 成 像 核 心 電 源 VDDPIX、+2.8 V 的 鎖 相 環(huán) 電 源 VDDPLL。FPGA 部 分 按 照 EP2C8T144C8 數(shù) 據(jù) 手 冊(cè) 要 求 提 供 3 種 電源 ， 分 別 為 +1.2 V 的 數(shù) 字 電 源 VDD 、 +3.3 V 的 IO 口 驅(qū) 動(dòng)電 源 VDDIO 、 +1.2 V 的 模 擬 電 源 VAA 。由 于 CMOS 圖 像 傳 感 器 的 供 電 電 源 需 要 有 較 高

14、 的紋波 抑制 和噪 聲 ， 同時(shí) 輸出 壓降要 低 ， 結(jié) 合設(shè) 計(jì) 低 成 本 、低 功 耗 等 因 素 ， 在 電 源 部 分 選 擇 TI 公 司 的 單 端 輸 出LDO 2 （ TPS77001 、 TPS79003 ） 作 為 供 電 模 塊 。 LDO 的 工 作原理是通過(guò)負(fù)反饋調(diào)整輸出電流使輸出電壓保持不變 。LDO 是 一 個(gè) 降 壓 型 的 DC/DC 轉(zhuǎn) 換 器 ， 因 此 Vin Vout ， 它的 工 作 效 率 可 以 用 式 (1) 表 示 ：電子技術(shù)應(yīng)用 2011年第 37卷第 6期LDO 的 工 作 效 率 一 般 在 60% 75% 之 間 ， 產(chǎn) 生 的

15、 靜態(tài)電流較小 。(2) 時(shí) 鐘 模 塊時(shí)鐘是整個(gè)電路中最重要 、 最特殊的信號(hào) ， 電路中各器件的動(dòng)作基本在時(shí)鐘的 跳變 沿上 進(jìn)行 ， 這 就對(duì) 系統(tǒng)時(shí)鐘信號(hào)的時(shí)延差要求非常小 ， 否則 容易 造成時(shí) 序邏 輯狀態(tài)的錯(cuò)誤 。 因而在電路設(shè)計(jì)中保持時(shí)鐘信號(hào)的穩(wěn)定性有 著 非 常 重 要 的 意 義 。 在 本 設(shè) 計(jì) 中 ， FPGA 的 控 制 時(shí) 鐘 由外 部 50 MHz 的 有 源 晶 振 提 供 。 為 了 防 止 振 蕩 器 干 擾 電源 ， 在 有 源 晶 振 旁 加 上 104 去 耦 電 容 。 CMOS 圖 像 傳 感 器的 外 部 輸 入 時(shí) 鐘 EXTCLK 需 要

16、100 MHz ， 其 由 FPGA 中的 PLL 3倍 頻 得 到 。(3)CMOS 圖 像 傳 感 器 與 FPGA 通 信 模 塊MT9P401 圖 像 傳 感 器 的 內(nèi) 部 寄 存 器 決 定 了 圖 像 傳 感器的工作狀態(tài) ， 在圖 像傳 感器 復(fù)位后 ， 需要 對(duì)這些 內(nèi)部寄存 器進(jìn)行 配置 ， 從而需 要 選 用 合 理 的 外 部 控 制 器 對(duì) 其內(nèi) 部 寄 存 器 進(jìn) 行 相 關(guān) 讀 寫(xiě) 操 作 。 本 設(shè) 計(jì) 選 用 Altera 公 司生 產(chǎn) 的 EP2C8T144C8 作 為 MT9P401 圖 像 傳 感 器 的 外 部控 制 器 ， 其 有 足 夠 的 邏 輯

17、容 量 、 PLL 和 I/O 數(shù) 量 。 通 過(guò)EP2C8T144C8 對(duì) MT9P401 的 內(nèi) 部 寄 存 器 進(jìn) 行 設(shè) 置 ， 配 置方 式 采 用 串 行 模 式 ， 通 信 協(xié) 議 采 用 I2C 總 線 傳 輸 協(xié) 議 ，從 而 驅(qū) 動(dòng) 出 MT9P401 的 幀 有 效 信 號(hào) (Frame_Valid) 和 行 有效 信 號(hào) (Line_Valid) 。除此之外 ， 考慮到數(shù)字系統(tǒng)設(shè)計(jì)中的信號(hào)完整性( Signal Integrity ， SI ) 、 電 源 完 整 性 ( Power Integrity ， PI ) 和電 磁 完 整 性 ( Electromagnet

18、ic Integrity , EMI ) ， 在 PCB 板 布線過(guò)程中盡量避免過(guò)孔 ， 采用差分對(duì)設(shè)計(jì)走線 ， 增加PCB 電 源 / 地 平 面 的 層 數(shù) ， 等 等 ， 使 設(shè) 計(jì) 整 體 的 性 能 達(dá) 到最優(yōu)狀態(tài) 。2.2 電 路 軟 件 設(shè) 計(jì)根 據(jù) 具 體 應(yīng) 用 環(huán) 境 ， 選 用 MT9P401 的 電 子 卷 簾 快 門(mén)模式作為圖像采樣模式 。 為了采集到連續(xù)的幀有效信號(hào)(Frame_Valid) 和 行 有 效 信 號(hào) (Line_Valid) ， 通 過(guò) I2C 總 線 對(duì)MT9P401 內(nèi) 部 的 (11)H 和 (30)H 兩 個(gè) 寄 存 器 分 別 進(jìn) 行 設(shè)置

19、 ， 其 余 內(nèi) 部 寄 存 器 保 持 默 認(rèn) 值 。 整 個(gè) 程 序 采 用 VerilogHDL 語(yǔ) 言 編 寫(xiě) ， 采 用 自 頂 向 下 的 設(shè) 計(jì) 方 法 ， 根 據(jù)MT9P401 的 驅(qū) 動(dòng) 時(shí) 序 分 析 劃 分 功 能 模 塊 ， 將 各 個(gè) 輸 入 輸出信號(hào)分配給相應(yīng)功能模塊 ， 并對(duì)各功能模塊進(jìn)行Verilog HDL 設(shè) 計(jì) 輸 入 以 及 仿 真 。 各 功 能 模 塊 的 功 能 都實(shí) 現(xiàn) 后 ， 再 完 成 頂 層 的 Verilog HDL 設(shè) 計(jì) 輸 入 以 及 仿 真 。整 個(gè) 程 序 主 要 包 括 時(shí) 鐘 產(chǎn) 生 模 塊 和 I2C 總 線 控 制 模

20、塊 4兩部分 。時(shí) 鐘 產(chǎn) 生 模 塊 主 要 提 供 I2C 總 線 的 串 行 時(shí) 鐘 SCL 和CMOS 圖 像 傳 感 器 的 外 部 輸 入 時(shí) 鐘 EXTCLK 。 由 于 I2C 總線 協(xié) 議 一 般 有 3 種 速 度 模 式 ： 正 常 速 度 模 式 100 kb/s 、 快速 模 式 400 kb/s 、 高 速 模 式 3.5 Mb/s 5 。 設(shè) 計(jì) 中 采 用 速 度63集成電路應(yīng)用Application of Integrated Circuits模 式 為 500 kb/s ，F(xiàn)PGA 的 外 部 輸 入 時(shí) 鐘 為 50 MHz ， 所 以2計(jì) 時(shí) 鐘 計(jì) 數(shù)

21、 器 的 方 式 來(lái) 編 寫(xiě) 時(shí) 鐘 分 頻 程 序 。 CMOS 圖 像傳 感 器 的 外 部 輸 入 時(shí) 鐘 EXTCLK 需 要 較 高 的 穩(wěn) 定 性 ， 為了 產(chǎn) 生 合 理 的 時(shí) 鐘 信 號(hào) ， 利 用 Altera 的 IP 工 具 ， 在Quartus 軟 件 中 通 過(guò) MegaWizard 設(shè) 計(jì) 一 個(gè) PLL 倍 頻 時(shí)鐘 ， 使 其 輸 出 頻 率 為 100 MHz ， 滿(mǎn) 足 CMOS 圖 像 傳 感 器 的外部輸入時(shí)鐘要求 。I2C 總 線 控 制 模 塊 是 程 序 設(shè) 計(jì) 的 核 心 模 塊 ， 主 要 完 成控 制 I2C 總 線 上 主 從 設(shè) 備 的

22、 起 始 、 讀 寫(xiě) 、 停 止 等 狀 態(tài) 的轉(zhuǎn) 換 。 首 先 對(duì) EP2C8T144C8 的 內(nèi) 部 寄 存 器 進(jìn) 行 初 始 化 ，此 時(shí) 如 果 寫(xiě) 使 能 信 號(hào) (wr_enable) 為 高 ， 則 EP2C8T144C8向 MT9P401 發(fā) 送 從 器 件 寫(xiě) 地 址 (BA)H ， 收 到 響 應(yīng) 位 后 發(fā)送 需 要 進(jìn) 行 寫(xiě) 操 作 的 MT9P401 的 內(nèi) 部 寄 存 器 地 址 ， 收 到響應(yīng)位后繼續(xù)發(fā)送需要寫(xiě)入寄存器的數(shù)據(jù) 。 若寫(xiě)使能信號(hào) (wr_enable) 為 低 ， 則 開(kāi) 始 對(duì) MT9P401 的 內(nèi) 部 寄 存 器 進(jìn)行讀操作 。 其程序流

23、程如圖 2 所示 。行 開(kāi) 發(fā) 。 通 過(guò) Quartus 6.0 建 立 系 統(tǒng) 工 程 文 件 ， 根 據(jù) 設(shè)計(jì)要求設(shè)置文件類(lèi)型和參數(shù) ， 在工程 文件 下建 立各個(gè) 功能 模 塊 的 Verilog HDL 文 件 ， 再 對(duì) 整 體 進(jìn) 行 編 譯 、 綜 合 和仿 真 ，然 后 下 載 配 置 到 EP2C8T144C8 中 進(jìn) 行 板 級(jí) 調(diào) 試 6 。如 圖 3 所 示 ， I2C 總 線 控 制 仿 真 時(shí) 序 一 共 包 含 兩 個(gè)輸 入 端 和 三 個(gè) 輸 出 端 的 波 形 狀 況 。 其 中 EP2C8T144C8 的控 制 時(shí) 鐘 CLK 為 50 MHz ， MT9

24、P401 的 輸 入 時(shí) 鐘 EXTCLK為 100 MHz ， 復(fù) 位 信 號(hào) RST 為 高 電 平 ， I2C 的 串 行 時(shí) 鐘SCL 為 500 kHz 。 同 時(shí) 通 過(guò) I2C 的 串 行 數(shù) 據(jù) 線 SDA 依 次 對(duì)MT9P401 內(nèi) 部 的 (11)H 和 (30)H 兩 個(gè) 寄 存 器 進(jìn) 行 配 置 ， 配置 過(guò) 程 遵 循 I2C 總 線 傳 輸 協(xié) 議 。對(duì) EP2C8T144C8 下 載 配 置 完 成 后 ， 用 示 波 器 探 頭測(cè) 量 MT9P401 的 幀 有 效 信 號(hào) (Frame_Valid) 和 行 有 效 信 號(hào)(Line_Valid) 輸 出

25、引 腳 ， 查 看 輸 出 波 形 ， 如 圖 4 和 圖 5 所示 。 從圖中可以看到有連續(xù)的幀有效信號(hào)和行有效信號(hào)輸 出 ， 而 且 幀 有 效 信 號(hào) 的 周 期 約 為 70 ms ， 行 有 效 信 號(hào) 的周 期 約 為 35 s ， 符 合 MT9P401 的 驅(qū) 動(dòng) 時(shí) 序 要 求 ， 說(shuō) 明FPGA 完 成 了 對(duì) MT9P401 的 驅(qū) 動(dòng) 設(shè) 置 。實(shí) 測(cè) 數(shù) 據(jù) 證 明 I2C 總 線 控 制 時(shí) 序 設(shè) 計(jì) 正 確 ， MT9P401圖 像 傳 感 器 在 I2C 總 線 控 制 作 用 下 ， 工 作 狀 態(tài) 正 常 ， 能夠輸出有效的數(shù)據(jù)信號(hào) 。 同時(shí)結(jié)合復(fù)雜可編程

26、邏輯器件使設(shè)計(jì) 的驅(qū) 動(dòng)電路 具有 集成 度高 、 功 耗低 、 速度 快 、 接 口方 便 等 優(yōu) 點(diǎn) ， 為 基 于 大 面 陣 CMOS 圖 像 傳 感 器 的 抓 拍 相機(jī) 系 統(tǒng) 的 研 究 提 供 了 可 能 性 。 另 外 FPGA 的 可 編 程 性 和3 電路仿真與實(shí)現(xiàn)本 設(shè) 計(jì) 選 用 Altera 公 司 的 Quartus 6.0 軟 件 工 具 進(jìn)圖 3 I2C 總 線 控 制 時(shí) 序 仿 真 圖圖 4 幀有效信號(hào)波形圖( 下 轉(zhuǎn) 第 67 頁(yè) )64歡迎網(wǎng)上投稿 電子技術(shù)應(yīng)用 2011年第 37卷第 6期I C 總 線 的 串 行 時(shí)

27、 鐘 SCL 需 由 FPGA 分 頻 得 到 ， 通 過(guò) 設(shè)集成電路應(yīng)用Application of Integrated Circuits所以蓄電池充電曲線還受天 氣 、 時(shí)間 等因 素的影 響 。 在實(shí) 驗(yàn) 中 選 取 了 3 個(gè) 晴 天 ， 從 上 午 10 ： 00 開(kāi) 始 進(jìn) 行 充 電 測(cè)試 ， 得出蓄電池在理想狀態(tài)下利用控制器進(jìn)行充電的曲 線 如 圖 3 所 示 。 在 一 天 中 光 照 條 件 較 好 的 10 ： 00 到15 ：00 的 5 個(gè) 小 時(shí) 內(nèi) ， 蓄 電 池 電 壓 從 10.8 V 升 到 14.4 V ，實(shí)際上此時(shí)控制器已關(guān)斷充電回路 。 從充電曲線可

28、以看151413121110出 ， 控制 器滿(mǎn) 足充電 控制 的設(shè) 計(jì)要求 。9024681012141618161412108642時(shí) 間 /h圖 4 蓄電池放電曲線參考文獻(xiàn)1 陳 維 ， 沈 輝 ， 丁 孔 賢 . 太 陽(yáng) 能 LED 路 燈 照 明 系 統(tǒng) 優(yōu) 化 設(shè) 計(jì)J. 中 山 大 學(xué) 學(xué) 報(bào) ， 2005 ， 44(2) ： 95-98.2 姚 宏 ， 馮 衛(wèi) 東 ， 邱 望 標(biāo) . 太 陽(yáng) 能 LED 路 燈 控 制 器 設(shè) 計(jì) J.010 : 0011 : 0012 : 0013 : 0014 : 0015 : 00現(xiàn) 代 機(jī) 械 ， 2009(2).時(shí) 間 /h圖 3 蓄電

29、池充電曲線3.2 放 電 性 能 測(cè) 試為了得到完整的放電曲線 ， 將太陽(yáng)能板用黑布覆蓋或切斷充電回路進(jìn)行連續(xù)放電 ， 蓄電池放電曲線如圖 4所 示 ， 其 中 放 電 電 流 基 本 保 持 在 230 mA 左 右 。 可 以 看出 ， 蓄 電 池 可 以 保 持 路 燈 工 作 16 個(gè) 小 時(shí) ， 并 在 10.6 V左 右自動(dòng) 關(guān)斷 ， 其放電 性能 滿(mǎn)足 太陽(yáng)能 路燈 設(shè)計(jì)要 求 。在 實(shí) 際 應(yīng) 用 中 ， 太 陽(yáng) 能 LED 白 光 燈 越 來(lái) 越 多 地 用于草坪燈 、 庭院燈 、 廣告 箱等 場(chǎng)合 。 本 文設(shè) 計(jì)了 一種簡(jiǎn)單實(shí)用的太陽(yáng)能路燈控制器 ， 實(shí)驗(yàn)表明 ， 該控制

30、器性能優(yōu)良 、 運(yùn)行可靠 、 成本低廉 、 維修方便 ， 具有 極高 的推廣價(jià)值 。3 周 希 章 . 照 明 裝 置 的 選 用 、 安 裝 與 維 護(hù) M. 北 京 ： 機(jī) 械 工業(yè) 出 版 社 ， 2007.4 湯 志 成 . 用 途 廣 泛 的 TL431 及 其 代 換 J. 家 用 電 器 ， 1999(4).5 康 華 光 . 電 子 技 術(shù) 基 礎(chǔ) （ 模 擬 部 分 ） M . 北 京 ： 高 等 教 育出 版 社 ， 2005.6 王 昊 ， 李 昕 . 集 成 運(yùn) 放 應(yīng) 用 電 路 設(shè) 計(jì) 360 例 M. 北 京 ： 電子 工 業(yè) 出 版 社 ， 2007.( 收 稿 日 期 ： 2011-01-06)作者簡(jiǎn)介 ：公 茂 法 ， 男 ， 1956 年 生 ， 教 授 ， 主 要 研 究 方 向 ： 電 力 系 統(tǒng)自動(dòng)化 、 電力電子技術(shù)與應(yīng)用 。賈 斌 ， 男 ，