數(shù)電實(shí)驗(yàn)指導(dǎo)書教材

1、電子基礎(chǔ)實(shí)驗(yàn)（數(shù)字部分）實(shí)驗(yàn)指導(dǎo)書成都大學(xué)電子信息工程學(xué)院電工電子基礎(chǔ)實(shí)驗(yàn)室第一部分：實(shí)驗(yàn)箱介紹與輔助工具使用方法及注意1、WINDWAY實(shí)驗(yàn)箱特點(diǎn)及面板功能介紹32、多路電源接口4第二部分?jǐn)?shù)電實(shí)驗(yàn)實(shí)驗(yàn)一 集成門電路功能的測試5 實(shí)驗(yàn)二 組合邏輯電路10 實(shí)驗(yàn)三 半加器和全加器14 實(shí)驗(yàn)四觸發(fā)器16 實(shí)驗(yàn)五 計(jì)數(shù)、譯碼及顯示電路20 實(shí)驗(yàn)六時(shí)序邏輯電路設(shè)計(jì)2530第一部分：實(shí)驗(yàn)箱介紹與輔助工具使用方法及注意1、WINDWAY實(shí)驗(yàn)箱特點(diǎn)及面板功能介紹實(shí)驗(yàn)箱體特點(diǎn):按照典型實(shí)例優(yōu)化布局，接插便利；電路原理清晰，ic在面板正面便于維修更換。分立器件焊接在反面，安全性和穩(wěn) 定性提高。字符絲印在面板正面

2、，直觀明了；插孔采用焊接式，避免了傳統(tǒng)螺絲擰緊的松動(dòng)掉落缺陷。導(dǎo)線采用燈籠式接頭， 接觸更可靠，壽命更長；備有功能擴(kuò)展區(qū)，使得實(shí)驗(yàn)更加靈活多樣，學(xué)生創(chuàng)造能力的鍛煉大大的增強(qiáng)； 豐富的輔助工具，如數(shù)字示波器，DDS信號源，直流信號源，時(shí)鐘源及分頻電路 使用更加方便；完整的使用說明書和實(shí)驗(yàn)仿真例程，學(xué)習(xí)更加事半功倍。實(shí)驗(yàn)箱體組成：整流濾波電路穩(wěn)壓電路集成功率放大模塊集成運(yùn)放模塊單管、兩級、負(fù)反饋、差分放大模塊 電源模塊壓頻轉(zhuǎn)換模塊數(shù)字示波器信號源模塊單脈沖模塊時(shí)鐘源及分頻電路數(shù)碼管接口電路邏輯芯片接口區(qū)邏輯電平輸入及輸出顯示模塊功能擴(kuò)展區(qū)2多路電源接口提供4路固定電源DC輸出紋波、噪聲+5V3A5

3、0mV-5V1A50mV+12V0.3A120mV12V0.3A120mV提供2路直流可調(diào)信號源調(diào)節(jié)范圍：+1.25V+11V （RV7 調(diào)節(jié)）1.25V11V （RV8調(diào)節(jié)）（使用時(shí)，可連接電壓表工具進(jìn)行精確調(diào)節(jié)。不使用時(shí)，請關(guān)閉直流信號源）每 個(gè)電源輸出都有相應(yīng)的電源指示燈，指示燈異常閃動(dòng)時(shí)請檢查電路接線錯(cuò)誤。外部輸 入接口電源電路外接電源輸入pFF ON可調(diào)電壓 輸出開關(guān)nvzR52hnZ1GXD1 12 13 14 巧 16 17(d) 74LS86二輸入四異或門(e) 74LS20四輸入二與非門圖 3.1-1四、預(yù)習(xí)要求了解數(shù)字實(shí)驗(yàn)儀的使用方法。根據(jù)實(shí)驗(yàn)內(nèi)容，畫出邏輯電路圖、寫出邏輯

4、表達(dá)式、列出真值表。五、實(shí)驗(yàn)內(nèi)容1 .測與非門的邏輯功能將74LS20 (四輸入端二與非門)按圖3.12接線，檢查無誤后接通實(shí)驗(yàn)儀電 源，然后按表3.11中給出的輸入端不同情況，測輸出端的邏輯狀態(tài)填入表中。輸入端輸出電壓 VO (V)輸出邏 輯0 0 0 00 0 0 10 0 110 11110 0 010 111111農(nóng) 3.1-1圖 3.1-22 測或門的邏輯功能將74LS32 （二輸入端四或門）按圖3.1-3接線，檢查無誤后接通實(shí)驗(yàn)儀電源, 按表3.12中給出的輸入端不同情況，測輸出端的邏輯狀態(tài)填入表中。農(nóng) 3.2-2圖 3.1-33 測或非門的邏輯功能將74LS02 （二輸入端四或非

5、門）按圖3.14接線，檢查無誤后接通實(shí)驗(yàn)儀電 源，按表3.1-3中給出的輸入端不同情況，測輸出端的邏輯狀態(tài)填入表中。輸入端輸出電壓V0 （V）輸出邏 輯00011011表3.13圖 3.1-44.測異或門的邏輯功能將74LS86 （二輸入端四異或門）按圖3.15接線，檢查無誤后接通實(shí)驗(yàn)箱電 源，然后按表3.14中給出的輸入端不同情況，測輸出端的邏輯狀態(tài)填入表中。輸入端輸出電壓V0 (V)輸出邏 輯0()011011表 3.1-4圖 3.1-55仿真實(shí)驗(yàn)在手冊上查出74LS01集成OC門電路的引腳圖，用其中一個(gè)輸入端開路與 非門，在計(jì)算機(jī)上仿真驗(yàn)證它的邏輯功能。六. 報(bào)告要求1. 整理實(shí)驗(yàn)結(jié)果，

6、并進(jìn)行分析。2討論與非門、或非門的開關(guān)條件及特點(diǎn)。七、設(shè)計(jì)實(shí)驗(yàn)查閱資料，了解集成門電路CC4011的主要參數(shù)，引腳排列和邏輯功能，并 設(shè)計(jì)實(shí)驗(yàn)，驗(yàn)證其功能。用與非門74LS00組成或非門和異或門電路，畫出邏輯 電路圖，測試邏輯功能。實(shí)驗(yàn)二組合邏輯電路一、實(shí)驗(yàn)?zāi)康膶W(xué)習(xí)組合邏輯電路的設(shè)計(jì)方法。了解組合邏輯電路中競爭冒險(xiǎn)的分析和消除方法。掌握組合邏輯電路的調(diào)試方法。二、實(shí)驗(yàn)儀器1、實(shí)驗(yàn)箱 2、示波器 3、信號發(fā)生器4、萬用表三、理論準(zhǔn)備1. 概述：組合邏輯電路又稱組合電路，組合電路的輸出只決定于當(dāng)時(shí)的外部輸入情 況，與電路過去狀態(tài)無關(guān)。因此，組合電路的特點(diǎn)是無“記憶性”。在組成上組 合電路的特點(diǎn)是由

7、各種門電路連接而成，而且連接中沒有反饋線存在。所以各種 功能的門電路就是簡單的組合邏輯電路。組合邏輯電路的輸入信號和輸出信號往往不止一個(gè)，其功能描述方法通常有 函數(shù)表達(dá)式、真值表、卡諾圖和邏輯圖等幾種。組合邏輯電路的分析與設(shè)計(jì)方法，是立足于小規(guī)模集成電路分析和設(shè)計(jì)的基 本方法之一。2. 組合邏輯電路的分析方法分析的任務(wù)是：對給定的電路求解其邏輯功能，即求出該電路的輸出與輸入 之間的邏輯關(guān)系，通常是用邏輯式或真值表來描述，有時(shí)也加上必須的文字說明。 分析的步驟：(1) 逐級寫出邏輯表達(dá)式，最后得到輸出邏輯變量與輸入邏輯變量之間的邏輯 函數(shù)式。(2) 化簡。(3) 列出真值表。(4) 文字說明上述

8、四個(gè)步驟不是一成不變的。除第一步外，其它三步根據(jù)實(shí)際情況的要求 而采用。3. 組合邏輯電路的設(shè)計(jì)方法設(shè)計(jì)的任務(wù)是：由給定的功能要求，設(shè)計(jì)出相應(yīng)的邏輯電路。設(shè)計(jì)的步驟：(1) 通過對給定問題的分析，獲得真值表。在分析中要特別注意實(shí)際問題如何抽象為幾個(gè)輸入變量和幾個(gè)輸出變量之間的邏輯關(guān)系問題，其輸出變量之間是否存在約束關(guān)系，從而獲得真值表或簡化 真值表。（2）通過化簡得出最簡與或式。（3）必要時(shí)進(jìn)行邏輯式的變更，最后畫出邏輯圖。在步驟（1）中，通過對實(shí)際問題的分析，往往可以直接獲得具有一定簡化 程序的邏輯函數(shù)表達(dá)式，后面的步驟不變。4. 組合邏輯電路中的競爭冒險(xiǎn)當(dāng)任何一個(gè)門電路有兩個(gè)輸入信號同時(shí)向

9、相反方向變化（由0、1變?yōu)?、0 或反之）時(shí)就一定存在競爭冒險(xiǎn)。如圖3.21所示。干擾脈沖圖 3.2-1與門的兩個(gè)輸入端A和B,當(dāng)它們同時(shí)由01變?yōu)?0時(shí)，由于延遲時(shí)間不同, 出現(xiàn)A、B兩信號同時(shí)處于與門的開門電平，輸出就會產(chǎn)生如圖（b）所示的因 競爭冒險(xiǎn)而產(chǎn)生的干擾脈沖。（2）競爭冒險(xiǎn)消除的方法1）接入濾波電容在電路輸出端并接一個(gè)不太大的濾波電容，就可使干擾脈沖幅值變得很小， 從而消除其對后讀電路的影響。2）修改邏輯設(shè)計(jì)對于單個(gè)變量的狀態(tài)變化所引起的競爭冒險(xiǎn)，可用增加冗余項(xiàng)的方法加以消 除。需增加的冗余項(xiàng)可從邏輯函數(shù)的卡諾圖中方便地找出：在被化簡的邏輯函數(shù) 的卡諾圖中，凡是不相重迭的兩個(gè)圈具

10、有共同邊界，則該共同邊界處就存在單個(gè) 變量引起的競爭冒險(xiǎn)。只要增加一個(gè)新圈，使共同邊界處變?yōu)橹氐娜Γ纯上?除該處的部分冒險(xiǎn)。這個(gè)增加的新圈就是所需的冗余項(xiàng)。3）選用可靠性編碼格雷碼、約翰遜碼等代碼，它們的任何兩個(gè)相領(lǐng)碼的狀態(tài)在邏輯上具有相鄰 性，用這些代碼作為組合電路的輸入時(shí)，不會發(fā)生兩個(gè)或兩個(gè)以上變量同時(shí)變化 的情況，因此大大降低了產(chǎn)生競爭冒險(xiǎn)的可能性，但此法對單個(gè)變量引起的競爭 冒險(xiǎn)無效。4）引入封鎖脈沖或選通脈沖這種方法的原因是：通過引入的信號，封鎖組合電路在競爭冒險(xiǎn)期間的輸出,只有當(dāng)輸入信號的變化結(jié)束，已達(dá)穩(wěn)態(tài)時(shí)，才允許電路的輸出。這樣，競爭冒險(xiǎn) 就被封鎖或避開了。5. 3/8線譯

11、碼器及或非門組 成多路控制信號的邏輯功 能:3/8線譯碼器(74HC138) 和2輸入端四或非門(CC4001)的引腳排列如圖3.2-2所示。3/8線譯碼器的 輸入CBA為地址碼三根線， 控制端為Q、石、石，輸 出端為YoY；八根線，o其功 能如表23-1所示，由表可知， 只有當(dāng) Gi=l, G2A =G2B =0 時(shí)，Vcc 4B4A4Y 3Y 3B 3ACC4OO11A1B1YY o 門71HC13SY 5 YgIII I2Y2A 2B VssG2A G2B GX Y 7 GND圖 3.2-2、預(yù)習(xí)要求對應(yīng)十進(jìn)制數(shù)為07,各與Y0Y7的輸出相對應(yīng)，且輸出Y產(chǎn)0有效，其余為 “1”。如CBA

12、為101= “5”時(shí)，對應(yīng)輸出Y6=0,其余Y均為“1”。輸入輸出G1CBAY0 Y1Y2Y3Y4Y5Y6 Y7X 1XX X1XXX全10 XX0000 11111110011 01111110101 10111110111 11011111001 11101111011 11110111101 11111011111 1111110農(nóng) 3.2-1!1!1. 預(yù)習(xí)本實(shí)驗(yàn)所涉及的理論內(nèi)容。2. 熟悉所用集成芯片的型號、引腳圖、使用條件及邏輯功能。3. 根據(jù)實(shí)驗(yàn)內(nèi)容要求，寫出各邏輯電路的表達(dá)式、列出真值表、畫出邏輯電路圖。五、實(shí)驗(yàn)內(nèi)容1. 用74LS00二輸入四與非門設(shè)計(jì)一個(gè)半加器電路，然后在P

13、ROTEUS 驗(yàn)證所 設(shè)計(jì)的邏輯電路是否正確。(1) 畫出邏輯電路接線圖。(2) 根據(jù)電路寫出圖邏輯表達(dá)式。(3) 根據(jù)表達(dá)式列出真值表并驗(yàn)證。2. 用74LS00及74LS20設(shè)計(jì)一個(gè)組合邏輯電路，設(shè)A、B、C、D代表四位二進(jìn) 制數(shù)碼，X=8A+4B+2C+D,當(dāng)輸入數(shù)4X 1101010-100表 3.3-2用數(shù)字實(shí)驗(yàn)儀上的單次脈沖信 號作為JK觸發(fā)器的CP脈沖源, 當(dāng)將觸發(fā)器的初始狀態(tài)置1 或置0時(shí)，將測試結(jié)果記錄于 表3.33中。表 3.3-3JKCPQn1Qn = lQn =0000- 10010010- 1011010Of 1101011Of 1111-03. 測試雙D觸發(fā)器74L

14、S74的邏輯功能（1）異步置位及復(fù)位功能的測試_按圖3.33,用74LS74芯片的一個(gè)觸發(fā)器，改變耳和瓦的狀態(tài)，觀察輸出Q和0的狀態(tài)；自擬表格記錄。（2）邏輯功能的測試用單次脈沖作為D觸發(fā)器的CP脈沖源，測試D觸發(fā)器的功能，自擬表格記 錄。4. 仿真實(shí)驗(yàn)用74LS74雙D觸發(fā)器芯片，進(jìn)行D觸發(fā)器的功能測試及觸發(fā)方式測試的仿 真實(shí)驗(yàn)。自擬表格記錄。六、報(bào)告要求整理實(shí)驗(yàn)數(shù)據(jù)記錄，分析結(jié)果；總結(jié)耳、兀及S、R各輸入端的作用。敘述各觸發(fā)器之間的轉(zhuǎn)換方法。分析實(shí)驗(yàn)中的現(xiàn)象，操作中遇到的問題及解決辦法。七、設(shè)計(jì)實(shí)驗(yàn)用74LS74雙D觸發(fā)器芯片，設(shè)計(jì)一個(gè)異步四進(jìn)制加計(jì)數(shù)器，擬定實(shí)驗(yàn)線路、 記錄輸入輸出波形關(guān)

15、系，自擬表格。實(shí)驗(yàn)五計(jì)數(shù)、譯碼及顯示電路一、實(shí)驗(yàn)?zāi)康?. 熟悉常用中規(guī)模計(jì)數(shù)器的邏輯功能。2. 掌握計(jì)數(shù)、譯碼、顯示電路的工作原理及其應(yīng)用。二、實(shí)驗(yàn)儀器1、實(shí)驗(yàn)箱 2、雙蹤示波器3、萬用表三、理論準(zhǔn)備1. 74LS90計(jì)勢器是一種中規(guī)模二一五進(jìn)制計(jì)數(shù)器，管腳引線如圖3.6-1,功能表 如表3.6-1所示。復(fù)位輸入輸出Ri R2 Si S2Qd Qc Qb QaX L L x X H H L X X L x H H L x L X H X L X L X L H L XL L H數(shù)數(shù)數(shù)數(shù)L L LL L LLI LI LI LI 、V、V、V、V L L H表3.6-17490功能表圖 3.6-

16、1將輸出Qa與輸入B相接，構(gòu)成8421BCD碼計(jì)數(shù)器；將輸出Qd與輸入A相接，構(gòu)成5421BCD碼計(jì)數(shù)器； 表中H為高電平、L為低電平、X為不定狀態(tài)。74LS90邏輯電路圖如圖3.6-1所示，它由四個(gè)主從JK觸發(fā)器和一些附加門 電路組成，整個(gè)電路可分兩部分，其中FA觸發(fā)器構(gòu)成一位二進(jìn)制計(jì)數(shù)器；FD、 FC、FB構(gòu)成異步五進(jìn)制計(jì)數(shù)器，在74LS90計(jì)數(shù)器電路中，設(shè)有專用置“0”端 Rl、R2 和置位（置 “9”）端 SI、S2o74LS90具有如下的五種基本工作方式:（1）五分頻：即由FD、FC、和FB組成的異步五進(jìn)制計(jì)數(shù)器工作方式。（2）十分頻（8421碼）：將Qa與CK2聯(lián)接，可構(gòu)成8421

17、碼十分頻電路。（3）六分頻：在十分頻（8421碼）的基礎(chǔ)上，將Qb端接Ri, Qc端接R2。其計(jì) 數(shù)順序?yàn)?00101,當(dāng)?shù)诹鶄€(gè)脈沖作用后，出現(xiàn)狀態(tài)QcQbQa=110,利用QbQc=H 反饋到Ri和R2的方式使電路置“0”。（4）九分頻：QaRi、QdR2，構(gòu)成原理同六分頻。（5）十分頻（5421碼）：將五進(jìn)制計(jì)數(shù)器的輸出端Qd接二進(jìn)制計(jì)數(shù)器的脈沖輸 入端CK,即可構(gòu)成5421碼十分頻工作方式。此外，據(jù)功能表可知，構(gòu)成上述五種工作方式時(shí)，Si、S2端最少應(yīng)有一端接地； 構(gòu)成五分頻和十分頻時(shí)，Rl、R2端亦必須有一端接地。2. 譯碼、驅(qū)動(dòng)顯示（1）74LS47為BCD七段鎖 存/譯碼/驅(qū)動(dòng)器，

18、其管腳排列如圖 3.62所示，其內(nèi)部由門電路組成 組合的邏輯電路，主要功能是將 輸入8421BCD碼,譯碼輸出相應(yīng) 十進(jìn)制的七段碼g中某些段碼 為高電平，驅(qū)動(dòng)發(fā)光數(shù)碼管顯示 對應(yīng)的十進(jìn)制數(shù)，由其管腳圖可 知，在下邊的引腳為輸入端和控 制端，上邊引腳為輸出段碼端。 其功能表如表3.6-2所示。表 3.6-2Truth TableDecimalorFunctionInputsOutputs3RBIA3A2A1AOBI/RBOabcde7 iHHLLLLHLLLLLLH彳HXLLLh卜HLL卜HHH7HX11hLH1LHL1HL3HXLL-HHLLLLHHL4HXLHLLHHLLHHLL5HXLHL

19、-LHLL-LL5HXLHHL-HHLLLLLIHXLH卜卜卜LLL卜HHH5HXHLLL-LLLLLLL3HXHLLHLLLHLLKHX卜LHLHHHLLHLHXHLhh-HHLLHHL12HXHHLLHHLHHHLL處-XHH1hhLHHLh1L14HXHHHL-HHHLLLL15HXHFHHFrHHH百XXXXXXLHHhhHHHRB*HLLLLLLHHh卜HHHLTLXXXXX-LLLLLLL*高電平，“低電平，x=不定。注：1. 要求輸出0至15時(shí)，滅燈輸入（BI）必須開路或保持高電平。如果不要滅十進(jìn) 制零，則動(dòng)態(tài)滅燈輸入（RBI）必須開路或?yàn)楦唠娖健?. 將一低電平直接加于滅燈輸入

20、（BI）時(shí)，不管其他輸入為何電平，所有各段 輸出都為低電平。3. 當(dāng)動(dòng)態(tài)滅燈輸入（RBI）和A、B、C、D輸入為低電平而試燈輸入為高電平 時(shí)，所有各段輸出都為低電平并且動(dòng)態(tài)滅燈輸入（RBO）處于低電平（響應(yīng)條件）o4. 當(dāng)滅燈輸入/動(dòng)態(tài)滅燈輸出（BI/RBO）開路或保持高電平，而試燈輸入（LT） 為低電平。則所有各段輸出都為高電平。BI/RBO是線與邏輯，作滅燈輸入（BI）或動(dòng)態(tài)滅燈輸出（RBO）之用?；蚣孀?兩者之用。BT5161為共陽發(fā)光二極管數(shù)碼顯示器，七段碼發(fā)光二極管數(shù)碼顯示器的每 一筆段是一個(gè)發(fā)光二極管來顯示，其所有發(fā)光二極管的陽極連在一起，構(gòu)成com 端，使用時(shí)用以接低電位。因此，

21、當(dāng)任一個(gè)發(fā)光二極管的陰極加上低電壓，就能 使相應(yīng)筆段發(fā)光顯示。根據(jù)發(fā)光數(shù)碼管技術(shù)參數(shù)，每只發(fā)光二極管正向壓降為 Uf=2.1V,正向電流為If=10hiA,最大反向電壓為Urm=5V。如果使用5V電壓去 驅(qū)動(dòng)發(fā)光二極管時(shí)，則必須串電阻R進(jìn)行限流保護(hù)，此時(shí)，應(yīng)取限流電阻R= （5 2.1） V/10mA=300Q。1. 復(fù)習(xí)教材中有關(guān)中規(guī)模集成芯片74LS90. 74LS47和ET5161數(shù)碼管引腳的邏輯功能。2. 擬出用74LS90構(gòu)成8421 BCD碼十進(jìn)制計(jì)數(shù)器的實(shí)驗(yàn)線路圖。3. 擬出用74LS90、74LS47和BT5161 （數(shù)碼管）構(gòu)成的計(jì)數(shù)、譯碼、顯示電路 的電路圖。五、實(shí)驗(yàn)內(nèi)容1

22、. 用74LS90芯片、分別構(gòu)成五分頻、六分頻、九分頻、十分頻（5421）計(jì)數(shù)器。（1）畫出四種工作方式的實(shí)驗(yàn)電路圖。（2）輸入連續(xù)脈沖信號，用示波器觀察記錄輸出波形。2. 用74LS90構(gòu)成8421 BCD碼十進(jìn)制計(jì)數(shù)器（1）畫出實(shí)驗(yàn)電路圖。（2）輸入端CP1接單脈沖信號源，Qd、Qc、Qb、Qa分別接指示燈（發(fā)光二極 管）。觀察在單脈沖源作用下，Qd、Qc、Qe、Qa按8421 BCD碼變化規(guī)律。（3）輸入端CP1接連續(xù)脈沖源，用示波器觀察Qd和輸入端相對波形，并記錄。3. 用74LS90、74LS48及數(shù)碼管TS547構(gòu)成計(jì)數(shù)、譯碼、顯示實(shí)驗(yàn)電路。3.6-4所示，將實(shí)驗(yàn)結(jié)果記錄表3.6-

23、3中。 表 23-1-1時(shí)間（S）012345678910顯示字形2 仿真實(shí)驗(yàn)：用74LS90. 74LS47及TS547構(gòu)成計(jì)數(shù)、譯碼、顯示電路進(jìn)行仿真實(shí)驗(yàn)。（1）觀察Qd、Qc、Qb、Qa的變化（輸入用連續(xù)脈沖源）。（2）觀察十進(jìn)制數(shù)的變化（輸入用單脈沖源）。六、報(bào)告要求1. 整理實(shí)驗(yàn)數(shù)據(jù)、表格，畫出波形圖。2. 分析實(shí)驗(yàn)結(jié)果。七、設(shè)計(jì)實(shí)驗(yàn)用JK觸發(fā)器（J和K為多輸入端）和與非門設(shè)計(jì)一個(gè)異步二一十進(jìn)制加法 計(jì)數(shù)器。觸發(fā)器自行查手冊。實(shí)驗(yàn)六時(shí)序邏輯電路設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?. 掌握簡單的時(shí)序電路的設(shè)計(jì)方法。2. 掌握簡單時(shí)序電路的調(diào)試方法。二、實(shí)驗(yàn)設(shè)備1、實(shí)驗(yàn)箱 2、示波器 3、萬用表4、74L

24、S74、74LS112、74LS00三、理論準(zhǔn)備1時(shí)序邏輯電路時(shí)序邏輯電路又簡稱為時(shí)序電路。這種電路的輸出不僅與當(dāng)前時(shí)刻電路的外 部輸入有關(guān)，而且還和電路過去的輸入情況（或稱電路原來的狀態(tài)）有關(guān)。時(shí)序 電路與組合電路最大區(qū)別在于它有記憶性，這種記憶功能通常是由觸發(fā)器構(gòu)成的 存貯電路來實(shí)現(xiàn)的。圖3.41為時(shí)序電路組成示意圖，它是由門電路和觸發(fā)器構(gòu) 成的。XIX2Xi在這里，觸發(fā)器是必不可少的，因 此觸發(fā)器本身就是最簡單的時(shí)序電路。 圖 3.41 中，X （XI、X2Xj）為外部輸入信號,Z （Zl、Z2Zj）為輸 出信號，W （Wl、W2Wk）為存貯電路的驅(qū)動(dòng)信號，Y （yl、y2yj）為存貯電

25、路的輸出狀態(tài)。這些信號之間的邏輯關(guān) 系可用下面三個(gè)向量函數(shù)來表示 圖3.41時(shí)序電路不意圖輸出方程zS）x（2M”）狀態(tài)方程他+）=4丫（門他）激勵(lì)方程叫他）式中3 抽表示相鄰的兩個(gè)離散的時(shí)間。Y（生）叫現(xiàn)態(tài)，Y （抽）叫次態(tài), 它們都表示同一存貯電路的同一輸出端的輸出狀態(tài)，所不同的是前者指信號作用 之前的初始狀態(tài)（通常指時(shí)鐘脈沖作用之前），后者指信號作用之后更新的狀態(tài)。對時(shí)序電路邏輯功能的描述，除了用上述邏輯函數(shù)表達(dá)式之外，還有狀態(tài)表、狀 態(tài)圖、時(shí)序圖等。通常時(shí)序電路又分為同步和異步兩大類。在同步時(shí)序電路中，所有觸發(fā)器的 狀態(tài)更新都是在同一個(gè)時(shí)鐘脈沖作用下同時(shí)進(jìn)行的。從結(jié)構(gòu)上看，所有觸發(fā)器的

26、 時(shí)鐘端都接同一個(gè)時(shí)鐘脈沖源。在異步時(shí)序電路中，各觸發(fā)器的狀態(tài)更新不是同 時(shí)發(fā)生，而是有先有后，因?yàn)楦饔|發(fā)器的時(shí)鐘脈沖不同，不象同步時(shí)序電路那樣 接到同一個(gè)時(shí)鐘源上。某些觸發(fā)器的輸出往往又作為另一些觸發(fā)器的時(shí)鐘脈沖， 這樣只有在前面的觸發(fā)器更新狀態(tài)后，后面的觸發(fā)器才有可能更新狀態(tài)。這正是 所謂“異步”的由來。對于那些由非時(shí)鐘觸發(fā)器構(gòu)成的時(shí)序電路，由于沒有同步 信號，所以均屬異步時(shí)序電路（稱為電平異步時(shí)序電路）。2. 同步時(shí)序電路的設(shè)計(jì)同步時(shí)序電路設(shè)計(jì)的關(guān)鍵在于求出驅(qū)動(dòng)方程和輸出方程，其設(shè)計(jì)的具體步驟 如下：（1）根據(jù)設(shè)計(jì)要求畫出原始狀態(tài)圖。（2）狀態(tài)化簡。（3）狀態(tài)分配，確定觸發(fā)器個(gè)數(shù)及類型。（4）列出結(jié)合真值表。（5）求出驅(qū)動(dòng)方程和輸出方程。（6）畫邏輯圖。（7）檢查能否自啟動(dòng)。3. 異步時(shí)序電路的設(shè)計(jì)在異步時(shí)序電路中，由于各觸發(fā)器不是同時(shí)翻轉(zhuǎn)的，所以要為每個(gè)觸發(fā)器選 擇一個(gè)合適的時(shí)鐘脈沖信號，這在同步時(shí)序電路設(shè)計(jì)中是不需要考慮的。各時(shí)鐘 信號選得是否恰當(dāng)，將直接影響電路的復(fù)雜程度。選擇的原則是：第一，在觸發(fā) 器狀態(tài)需要更新時(shí)，必須有時(shí)鐘脈沖到達(dá)。第二，在上述條件下，其它時(shí)間內(nèi)送 來的脈沖越少越好。這有利于驅(qū)動(dòng)方程的化簡，因?yàn)樵跊]有時(shí)鐘脈沖時(shí)，觸發(fā)器 的輸入可以作為任意項(xiàng)處理。各觸發(fā)器時(shí)鐘脈沖的選擇通常是在時(shí)序圖上進(jìn)行。異步時(shí)序電路的設(shè)計(jì)與同步時(shí)序電路