數(shù)電基礎(chǔ)知識點考核

1、請預覽后下拔!數(shù)字電路基礎(chǔ)知識的考核全是選擇填空希望對大家有用本文檔有子安整理1 .以下代碼中為無權(quán)碼的是（CD ）A. 8421BCD碼 B. 5421BCD碼 C.余三碼 D.格雷碼2. 以下代碼中為恒權(quán)碼的為（AB ）A. 8421BCD碼B. 5421BCD碼C.余三碼D.格雷碼3. 位十六進制數(shù)可以用（C ）位二進制數(shù)來表示。A. 1B. 2C. 4D 165.在一個8位的存儲單元中，能夠存儲的最大無符號整數(shù)是（CD ）A. (256) 10 B. (127) 10C. (FF) 16 D. (255) 107.矩形脈沖信號的參數(shù)有ABCA.周期 B.占空比 C.脈寬 D.掃描期9.

2、 常用的BCD碼有（CD ）A.奇偶校驗碼 B.格雷碼 C. 8421碼D.余三碼10. 與模擬電路相比，數(shù)字電路主要的優(yōu)點有（BCD ）A.容易設(shè)計B.通用性強C.保密性好D.抗干擾能力強1描述脈沖波形的主要參數(shù)有 幅度、周期、頻率.脈寬、上升時間、下降時間、占空比2. 數(shù)字信號的特點是在（時間）上和（II金值）上都是斷續(xù)變化的，其高電平和低電平 常用（0 ）和（1 ）來表示。3. 分析數(shù)字電路的主要工具是（邏輯代數(shù)），數(shù)字電路又稱作（邏輯代數(shù)）4. 在數(shù)字電路中，常用的計數(shù)制除十進制外，還有（二進制）、（八進制）、（十 六進制）5. 常用的 BCD 碼有（421BCD 碼）.（2421BC

3、D 碼）、（5421BCD 碼）、（余三碼）. 等。常用的可靠性代碼有（格雷碼）、（奇偶校驗碼）等。1. 邏輯變量的取值1和0可以表示：（D）。A.開關(guān)的閉合、斷開 B.電位的髙、低C.真與假 D.電流的有、無3. 當邏借函數(shù)有n個變量時，共有（D）個變戢取值組合？A. nB. 2nC. N=D. 2s4. 邏輯函數(shù)的表示方法中具有唯一性的是（AD ）。A.真值表B.表達式C.邏輯圖 D.卡諾圖7. 求一個邏輯函數(shù)F的對偶式，可將F中的（ACD ）A . “ 換成+ ”，+”換成“” B.原變疑換成反變呈:，反變量換成原變 量C.變量不變D.常數(shù)中“0”換成 T, “1”換成“0” E.常數(shù)不

4、變9. 在何種輸入情況下，“與非”運算的結(jié)果是邏輯0。（ D ）A.全部輸入是0B.任一輸入是0 C.僅一輸入是0 D.全部輸入是110. 在何種輸入情況下，“或非”運算的結(jié)果是邏輯0。（ BCD ）A.全部輸入是0B.全部輸入是1 C.任一輸入為0,其他輸入為1 D.任一輸入為11. 邏借代數(shù)又稱為（布爾）代數(shù)。最基本的邏借關(guān)系有（與）（或） （非）三種。常用的幾種導岀的邏輯運為（與非）（或非）（與或非）（同或） （異或）2. 邏輯函數(shù)的常用表示方法有（邏輯表達式）（真值表）（邏輯圖）3. 邏輯代數(shù)中與普通代數(shù)相似的泄律有（交換律）（分配律）（結(jié)合律）。 摩根定律又稱為（反演能律）4. 邏輯

5、代數(shù)的三個重要規(guī)則是（代入規(guī)則）（對偶規(guī)則）（反演規(guī)則）1. 三態(tài)門輸出高阻狀態(tài)時，（ABD ）是正確的說法。A.用電壓表測量指針不動B.相當于懸空C.電壓不髙不低D.測量電阻指針不動2. 以下電路中可以實現(xiàn)“線與”功能的有（CD）。A.與非門B.三態(tài)輸出門C.集電極開路門 D.漏極開路門3. 以下電路中常用于總線應(yīng)用的有（A）。A.TSL門B.OC門C.漏極開路門 D. CMOS與非門5. TTL電路在正邏輯系統(tǒng)中，以下各種輸入中（ABC ）相當于輸入邏輯“1”。A.懸空B.通過電阻2.7kQ接電源C.通過電阻2. 7kQ接地 D.通過電阻510 Q接地6. 對于TTL與非門閑苣輸入端的處理

6、，可以（ABD ）。A.接電源 B.通過電阻3kQ接電源 C.接地D.與有用輸入端并聯(lián)7. 要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對地外接電阻RI （ C ）。A. RONB. ROFF8. 三極管作為開關(guān)使用時，要提髙開關(guān)速度，可（A C D ）扎降低飽和深度B.增加飽和深度C.采用有源泄放回路D.采用抗飽和三極管9. CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突岀的優(yōu)點是（AC D ）。A.微功耗B.髙速度C.高抗干擾能力D.電源范圍寬10. 與CT4000系列相對應(yīng)的國際通用標準型號為（B ）。A. CT74S肖特基系列B. CT74LS低功耗肖特基系列C. CT74L低功耗系列 D

7、. CT74H高速系列1. 集電極開路門的英文縮寫為（0C ）門，工作時必須外加（電源 ）和（負載 ）2. 0C門稱為 （集電極開路門）門，多個0C門輸岀端并聯(lián)到一起可實現(xiàn)（線與）功能。3. TTL與非門電壓傳輸特性曲線分為（飽和區(qū)）區(qū)、（轉(zhuǎn)折區(qū)）區(qū)、（線性區(qū)）區(qū)、 （截止區(qū)）區(qū)。4.國產(chǎn)TTL電路 （CT4000）相當于國際SN54/低功耗肖特基1N個觸發(fā)器可以構(gòu)成能寄存（B ）位二進制數(shù)碼的寄存器。A.N-1B.NC.N+1D. 2X2. 在下列觸發(fā)器中，有約朿條件的是（C ）A.主從 JK F/F B.主從 D F/F C.同步 RS F/F D.邊沿 D F/F3. 一個觸發(fā)器可記錄一

8、位二進制代碼，它有（C ）個穩(wěn)態(tài)。A. 0 B. 1C.2D. 3E.44. 存儲8位二進制信息要（D ） 個觸發(fā)器。A.2B. 38.對于JK觸發(fā)器,A. RSB. D14.下列觸發(fā)器中,C. 4D.8若J二K,則可完成 （C.TD.T克服了空翻現(xiàn)彖的有（C）觸發(fā)器的邏輯功能。ABD )A.邊沿D觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.主從JK觸發(fā)器15.下列觸發(fā)器中，沒有約束條件的是（D ）A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器16.描述觸發(fā)器的邏輯功能的方法有（ABCD ）A狀態(tài)轉(zhuǎn)換真值表B特性方程C狀態(tài)轉(zhuǎn)換圖D狀態(tài)轉(zhuǎn)換卡諾圖17. 為實現(xiàn)將JK觸發(fā)

9、器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（A ）A. J=D, K=D B. K二D,J二D C J二K二DD J二K二D18. 邊沿式D觸發(fā)器是一種（C ）穩(wěn)態(tài)電路。A.無 B單 C雙D多1. 觸發(fā)器有（2）個穩(wěn)態(tài)，存儲8位二進制信息要 （8）個觸發(fā)器。2. 一個基本RS觸發(fā)器在正常工作時，它的約朿條件是R+S二1,則它不允許輸入S二（0 ）且甘（0）的信號。請碩覽后下我!3. 觸發(fā)器有兩個互補的輸岀端Q、Q,泄義觸發(fā)器的1狀態(tài)為 （Q=1 Q二0 ）, 0狀態(tài)為（Q二0Q二1）,可見觸發(fā)器的狀態(tài)指的是（Q ）的狀態(tài)。4. 一個基本RS觸發(fā)器在正常工作時，不允許輸入R二S二1的信號，因此它的約朿條件是（RS二

10、0）。5. 在一個CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的（空翻 ）, 觸發(fā)方式為（主從式）式或（邊沿式）式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。1. 脈沖整形電路有（BC ）。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D. 555左時器2. 多諧振蕩器可產(chǎn)生（B ）A.正弦波B.矩形脈沖C.三角波 D.鋸齒波3. 石英晶體多諧振蕩器的突岀優(yōu)點是（C ）A.速度高 B.電路簡單C.振蕩頻率穩(wěn)泄D.輸出波形邊沿陡峭4. TTL單定時器型號的最后幾位數(shù)字為（A ）A. 555B. 556C. 7555 D. 75565. 555立時器可以組成（ABC ）A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.

11、施密特觸發(fā)器D. JK觸發(fā)器7. 以下各電路中， （B ）可以產(chǎn)生脈沖左時。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.石英晶體多諧振蕩器1.555泄時器的最后數(shù)碼為555的是（TTL ）產(chǎn)品，為7555的是（CMOS ）產(chǎn)品。2. 施密特觸發(fā)器具有 （回差 ）現(xiàn)象，又稱（電壓滯后）特性：單穩(wěn)觸發(fā)器最重要的參數(shù)為（脈寬 ）。3. 常見的脈沖產(chǎn)生電路有（多諧振蕩器），常見的脈沖整形電路有（ 單穩(wěn)態(tài)觸 發(fā)器 ）（ 施密特觸發(fā)器）a石英晶體）振蕩器：單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時4. 為了實現(xiàn)髙的頻率穩(wěn)左度，常采用（ 進入（暫穩(wěn)態(tài)）態(tài)。1 . 555左時骼的最后數(shù)碼為555的是（TTL ）產(chǎn)品,為7

12、555的是（CMOS ）產(chǎn)品。2. 施密特觸發(fā)器具有 （回差 ）現(xiàn)象，又稱（電壓滯后）特性：單穩(wěn)觸發(fā)器最重要的參數(shù)為（脈寬 ）。3. 常見的脈沖產(chǎn)生電路有（多諧振蕩器），常見的脈沖整形電路有（ 單穩(wěn)態(tài)觸 發(fā)器 ）（ 施密特觸發(fā)器）o4. 為了實現(xiàn)髙的頻率穩(wěn)怎度，常采用（石英晶體）振蕩器：單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時 進入（暫穩(wěn)態(tài)）態(tài)。2. 若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為（B ）位。A. 5B. 6C. 10D. 503. 個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（C ）個。A. 1B. 2C.4D. 167個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（E ）個。請預覽后

13、下枚!A. 1B. 2C. 3 D. 4 E. 88. 在下列邏輯電路中，不是組合邏輯電路的有（D ）。A.譯碼器 B.編碼器 C.全加器 D.寄存器9. 八路數(shù)據(jù)分配器，其地址輸入端有（C ）個。A. 1B. 2C. 3 D. 4 E. 810組合邏輯電路消除競爭冒險的方法有（A B ）。A.修改邏輯設(shè)計B.在輸岀端接入濾波電容C.后級加緩沖電路D.屏蔽輸入信號的尖峰干擾11. 101鍵盤的編碼器輸出（C ）位二進制代碼。A.2B.6C.7D.813.以下電路中，加以適當輔助門電路，（A B ）適于實現(xiàn)單輸岀組合邏輯電路。A.二進制譯碼器B.數(shù)據(jù)選擇器 C.數(shù)值比較器D.七段顯示譯碼器14消

14、除竟爭冒險的方法有（修改邏輯設(shè)計）（接入濾）1. 同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是（A ）。A.工作速度高B.觸發(fā)器利用率髙C.電路簡單D.不受時鐘CP控制。2. 把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到（I）進制計數(shù)器。A.4B.5C.9D. 203. 下列邏輯電路中為時序邏輯電路的是（C ）A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器5. N個觸發(fā)器可以構(gòu)成能寄存（B ）位二進制數(shù)碼的寄存器。A. N-lB.NC.N+1D. 2N6. 五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，其計數(shù)長度為（A ）oA. 5B. 10C. 25請預覽后下枚!D. 327. 同步時序電路和異

15、步時序電路比較，其差異在于后者（B ）。A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)8. 位8421BCD碼計數(shù)器至少需要（B ）個觸發(fā)器。A. 3B. 4C. 5D. 109. 欲設(shè)計0, 1, 2, 3, 4, 5, 6, 7這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進制計數(shù)器，最少應(yīng)使用（B）級觸器。A. 2B. 3C.4D. 810. 8位移位寄存器，串行輸入時經(jīng)（B ）個脈沖后，8位數(shù)碼全部移入寄存器中。A. 1B. 2C.4D. 81. 寄存器按照功能不同可分為兩類：（移位）寄存器和（數(shù)碼）寄存器。2. 數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?/p>

16、（組合邏借電路）（時序邏輯電 路）3. 由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生（4 ）個順序脈沖。4. 時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為（同步）時序電路和（異 步）時序電路。6. 將一個時間上連續(xù)變化的模擬雖轉(zhuǎn)換為時間上斷續(xù)（禽散）的模擬量的過程稱為 （A ）。A.采樣B.呈:化C.保持D.編碼7. 用二進制碼表示指泄離散電平的過程稱為（D ）。A.采樣B.量化C.保持D.編碼8. 將幅值上、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指泄電平的過程稱為（B ）A.采樣B.呈:化C.保持D.編碼10. 以下四種轉(zhuǎn)換器，（ A ）是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最髙。請預覽后下拔!A.并聯(lián)

17、比較型B.逐次逼近型C.雙積分型 D.施密特觸發(fā)器將模擬信號轉(zhuǎn)換為數(shù)字信號，需要經(jīng)過（采樣）（保持） （量化）（編 碼 ）1. PROM和PAL的結(jié)構(gòu)是（A D ）。A. PROM的與陣列固左，不可編程 B. PROM與陣列、或陣列均不可編程C. PAL與陣列、或陣列均可編程D. PAL的與陣列可編程2. 當用專用輸出結(jié)構(gòu)的PAL設(shè)計時序邏輯電路時，必須還要具備有（A）。A.觸發(fā)器 B.晶體管C.MOS管D.電容3. 當用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計邏輯電路時，它們相當于 （A ） oA.組合邏輯電路 B.時序邏輯電路C.存儲器 D.數(shù)模轉(zhuǎn)換器4. PLD器件的基本結(jié)構(gòu)組成有（A B C D

18、 ）。A.與陣列 B.或陣列C.輸入緩沖電路D.輸出電路5. PLD器件的主要優(yōu)點有（A B C D ）oA.便于仿真測試 B.集成密度高 C.可硬件加密 D.可改寫6. GAL的輸出電路是 （AD ）。A. OLMCB.固左的C.只可一次編程D.可重復編程7. PLD開發(fā)系統(tǒng)需要有（A BC D ）。A.計算機B.編程器C.開發(fā)軟件D.操作系統(tǒng)8.只可進行一次編程的可編程器件有(A C)oA. PALB. GALC. PROMD. PLD9.可重復進行編程的可編程器件有(B D )oA. PALB. GALC. PROMDISP-PLD10.ISP-PLD藩件開發(fā)系統(tǒng)的組成有(A C D)o

19、請預覽后下拔!A.計算機 B.編程器C.開發(fā)軟件D 編程電纜請預覽后下枚!11全場可編程（與、或陣列皆可編程）的可編程邏借器件有 （D ）A. PALB. GALC. PROMD. PLA1. PROM和PAL的結(jié)構(gòu)是(A DA. PROM的與陣列固立，不可編程B.PROM與陣列、或陣列均不可編程C.PAL與陣列、或陣列均可編程D.PAL的與陣列可編程2. 當用專用輸出結(jié)構(gòu)的PAL設(shè)計時序邏借電路時，必須還要具備有（A ）A.觸發(fā)器 B.晶體管C. MOS 管D.電容3.當用異步I/O輸出結(jié)構(gòu)的PAL設(shè)計邏輯電路時，它們相當于（A ）A.組合邏輯電路 B.時序邏輯電路C.存儲器 D.數(shù)模轉(zhuǎn)換器

20、4. PLD器件的基本結(jié)構(gòu)組成有A.與陣列B.或陣列 C.輸入緩沖電路 D.輸出電路5.PLD器件的主要優(yōu)點有（A BC D ）A.便于仿真測試 B.集成密度髙 C.可硬件加密 D.可改寫6.GAL的輸出電路是A. OLMCB固定的C.只可一次編程D可重復編程7. PLD開發(fā)系統(tǒng)需要有（A BC D ）請預覽后下枚!A.計算機 B.編程器C.開發(fā)軟件D.操作系統(tǒng)8. 只可進行一次編程的可編程器件有（AC ）。A. PALB. GALC. PROMD. PLD9. 可重復進行編程的可編程器件有（BD ）。A. PALB GALC. PROMD. ISP-PLD10. ISP-PLD器件開發(fā)系統(tǒng)的

21、組成有（ACD ）。A.計算機 B.編程器C.開發(fā)軟件D.編程電纜11. 全場可編程（與、或陣列皆可編程）的可編程邏輯器件有 （D ）A. PALB. GALC. PROMD. PLA1. 一個容量為1KX8的存儲器有（B D ）個存儲單元。C. 8000D. 8192D ）片容量為256X4的RAM。C. 8D. 32C ）根地址線。C. 14D. 16E. 16KA. 8B. 8K2. 要構(gòu)成容量為4KX8的RAM.需要（A.2B.43. 尋址容量為16KX8的RAM需要（A.4B.8A.8B. 16C. 32D. 2564. 若RAH的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線（即字 線加位線）共有有（c ）條。5 某存儲器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲器的容疑為（C ）A. 8X3B. 8KX8