4622.信號完整性分析應(yīng)用篇

1、分析前的重要準備很想開始分析嗎？我們就快開始了，但還有幾件事情需要準備一下，否則得不到準確的分析結(jié)果，得到的結(jié)果也毫無意義。如果耐心是一種美德的話，那么充分的準備就是天賜之物了.1.并不是所有的網(wǎng)絡(luò)都可以進行信號完整性的特性分析。為了成功分析所有特性，網(wǎng)絡(luò)必須包含有一個輸出管腳的ic。如果沒有輸出管腳提供驅(qū)動源的話，電阻、電容和電感是不能仿真的。分析雙向網(wǎng)絡(luò)時要對兩個方向都進行仿真，結(jié)果顯示最壞的情況。2.設(shè)計中每個組件的信號完整性模型類型必須正確?？赏ㄟ^信號完整性模型分配對話框進行定義。如果并不是所有組件都定義了模型，那么您就有機會在啟動分析儀時使用該對話框。另外，您可以直接從原理圖調(diào)整模型

2、，編輯每個組件各自的模型鏈接雙擊模型鏈接訪問信號完整性模型對話框。對于ic組件來說，您一般要從ibis文件導(dǎo)入模型i/o管腳特性。altiumdesigner會讀取該文件并將管腳模型導(dǎo)入安裝的管腳模型庫中。此外，該文件為組件的所有管腳都指定了適當(dāng)?shù)墓苣_模型。與任何仿真一樣，使用到的模型一定要準確。仿真的準確度只能和使用到的模型一樣。3.設(shè)計中每個供電網(wǎng)絡(luò)的規(guī)則必須要設(shè)定。通常至少要有兩種規(guī)則一個用于電源網(wǎng)絡(luò)一個用于地網(wǎng)絡(luò)。從pcb簡單定義pcb規(guī)則和約束編輯器對話框(設(shè)計»規(guī)則)。設(shè)計項目中不存在pcb時，可指定規(guī)則，為每個要求的網(wǎng)絡(luò)添加合適的pcb版圖指令。另外，也可把這些約束條

3、件作為si設(shè)置選項的一部分指定后面有更多介紹。4.從布線板卡進行分析時，您必須確保正確定義了pcb層堆疊。信號完整性分析需要連續(xù)的電源平面層。不支持分離的電源平面層，因此要使用分配給該電源平面層的網(wǎng)絡(luò)。如果不存在則假定其存在，所以最好添加并適當(dāng)?shù)嘏渲盟鼈?。板卡所有層的厚度、?nèi)核和料坯也必須正確設(shè)置。這些特性以及電介值都可以在layerstackmanager對話框(design»layerstackmanager)中設(shè)置。在版圖設(shè)計之前進行分析時，出于計算目的要使用具有兩個內(nèi)部電源平面的、缺省為兩層的板卡。如果需要更多的控制，只需把一個空白的pcb文檔添加到項目中，然后根據(jù)需要定義

4、層堆疊。5.雖然不要求，您可能也要定義一個信號激勵設(shè)計規(guī)則pcb上的標準規(guī)則和原理圖上的文檔級參數(shù)。激勵是待分析網(wǎng)絡(luò)上每個輸出(驅(qū)動)管腳上注入的信號。如果您想要修改缺省激勵設(shè)置就可以這樣做。運行信號完整性分析工具信號完整性分析工具通過在原理圖或pcb上使用tools»signalintegrity菜單命令訪問。如果您沒有為所有組件定義模型，則分析儀會嘗試猜測使用哪個模型。如果有未定義模型，則會彈出警告對話框。取決于您所感興趣的信號分析，您可以繼續(xù)分析或停下來修整一下模型定義只需點擊continue或modelassignments即可。關(guān)于設(shè)置和運行信號完整性分析的詳細信息，請參

5、考指南tu0113進行信號完整性分析。(設(shè)置缺省布線特性對一個項目首次運行信號完整性分析儀時，無論是否存在pcb文檔，都會出現(xiàn)sisetupoptions對話框。使用該對話框定義trackimpedance和averagetracklength的缺省值。pcb不存在時(版圖前分析)，分析儀使用這些值獲得設(shè)計可能的信號完整性性能圖。因此，長度值應(yīng)理想地反映出板卡的尺寸。對于版圖前的分析，任何時候在信號完整性面板都可以訪問sisetupoptions。如果原理圖上沒有定義，則該對話框?qū)ǘxsupplynet和stimulus規(guī)則的標簽。pcb存在時(版圖前分析)，線軌阻抗僅用于不跨越pcb的網(wǎng)

6、絡(luò)。任何已經(jīng)轉(zhuǎn)換的未布線網(wǎng)絡(luò)都會使用合適的寬度/阻抗規(guī)則。線軌長度將應(yīng)用于未布線網(wǎng)絡(luò)。然而，如果您放置了組件，也可以對這些網(wǎng)絡(luò)使用manhattan長度。一旦根據(jù)需求定義了選項/模型，則開始進行分析，顯示出signalintegrity面板以后就更有趣了.最初的篩選分析信號完整性面板列出了設(shè)計中的所有網(wǎng)絡(luò)(不包括電源網(wǎng)絡(luò))。分析儀對設(shè)計中的所有網(wǎng)絡(luò)進行初始的快速分析，這稱作篩選分析，結(jié)果列在面板左側(cè)。包括:網(wǎng)絡(luò)數(shù)據(jù)(如線軌的總長度以及網(wǎng)絡(luò)是否布線)阻抗數(shù)據(jù)電壓數(shù)據(jù)(如上升和下降電壓)定時數(shù)據(jù)(如飛行數(shù)據(jù)).右鍵單擊show/hidecolumns子菜單可決定面板上顯示哪個數(shù)據(jù)。默認情況下只顯示

7、上升電壓和下降電壓。這是判斷哪個網(wǎng)絡(luò)最有問題的最佳特性。詳細的反射分析作為分析工具的一部分，信號完整性分析帶有反射模擬器。模擬器通過來自pcb或指定的缺省布線特性和層信息，以及相應(yīng)的驅(qū)動和接收i/o緩沖模型來計算網(wǎng)絡(luò)節(jié)點電壓。一個二維現(xiàn)場解析器會自動計算傳輸線的電氣特性。建模時假定dc路徑損失可以忽略不計?？煞抡嬉粋€或多個網(wǎng)絡(luò)。需要注意的是當(dāng)要分析的網(wǎng)絡(luò)增加時，分析時間也會大量增加。點擊反射按鈕開始分析。串?dāng)_分析細節(jié)信號完整性分析儀具有專門的串話仿真器，可分析耦合網(wǎng)絡(luò)間的干擾。請注意只能從pcb進行串話分析，因為布線網(wǎng)絡(luò)需要這種類型的分析。進行串話分析時一般要考慮2個或3個網(wǎng)絡(luò)通常是一個網(wǎng)絡(luò)及

8、其相鄰的兩個。信號完整性面板可快速判定哪個網(wǎng)絡(luò)與您選定的網(wǎng)絡(luò)耦合。這種功能查找耦合網(wǎng)絡(luò)對找出哪些網(wǎng)絡(luò)可能發(fā)生串?dāng)_十分理想。根據(jù)定義的耦合選項分析pcb且確定并行運行的線軌十分關(guān)鍵?？焖僬页雠c特定問題網(wǎng)絡(luò)相耦合的網(wǎng)絡(luò)。仿真器可指定受害者或入侵者網(wǎng)絡(luò)。如果要分析一個網(wǎng)絡(luò)受到其相鄰網(wǎng)絡(luò)的干擾，則只需將其指定為受害者網(wǎng)絡(luò)即可。如果要分析一個網(wǎng)絡(luò)對其耦合網(wǎng)絡(luò)的干擾，將其指定為入侵者即可。單擊串話按鈕開始分析。顯示分析結(jié)果分析進行時會生成一個仿真數(shù)據(jù)文件(*.sdf)并在simulationdataeditor的波形顯示窗口顯示分析結(jié)果顯示在simulationdataeditor中。在反射分析上，sdf

9、文件包括每個分析網(wǎng)絡(luò)的圖表，該網(wǎng)絡(luò)中每個管腳狀態(tài)的波形(點狀)圖。串話分析表的數(shù)據(jù)顯示和反射分析表的顯示同樣重要。唯一區(qū)別是這種分析類型只有一個單個的圖表，每個被分析網(wǎng)絡(luò)的每個管腳都有繪圖顯示。更多有關(guān)分析波形的信息，請參考應(yīng)用注釋ap0106使用simdataeditor.平衡傳輸線阻抗在信號完整性方面成功設(shè)計的關(guān)鍵是在載入的時候就獲得較好的信號質(zhì)量。這在理想情況下意味著零反射(無振鈴)。在現(xiàn)實中不可能總是有零反射，但振鈴的級別可以通過終結(jié)減小到設(shè)計可接受的范圍。信號完整性分析儀具有terminationadvisor，可通過signalintegrity面板進入，在您定義的網(wǎng)絡(luò)位置插入虛擬

10、終端。這樣您就可以自由測試各種終端類型，無須對板卡作出物理改動。嘗試各種虛擬終端和數(shù)值進行阻抗匹配，減少反射和串?dāng)_。共有8種不同的終端類型可用，包括缺省的沒有終端情況。在反射和串?dāng)_分析時可激活多個終端類型每種都有獨立的波形集。您可以決定把最好的終端添加到設(shè)計中，獲得傳輸線的最佳信號質(zhì)量，從而把反射降低到可接受的水平。也可使用終端組件值的掃描范圍進行分析。激活performsweep選項并指定掃描步驟的次數(shù)。比如，如果指定為2，則第一次分析通過使用該組件指定的最小值，第二次使用最大值。嘗試各種虛擬終端和數(shù)值進行阻抗匹配，減少反射和串?dāng)_。共有8種不同的終端類型可用，包括缺省的沒有終端情況。在反射和

11、串?dāng)_分析時可激活多個終端類型每種都有獨立的波形集。您可以決定把最好的終端添加到設(shè)計中，獲得傳輸線的最佳信號質(zhì)量，從而把反射降低到可接受的水平。也可使用終端組件值的掃描范圍進行分析。激活performsweep選項并指定掃描步驟的次數(shù)。比如，如果指定為2，則第一次分析通過使用該組件指定的最小值，第二次使用最大值。一旦找到期望的終端類型，則可以直接將其放置在原理圖上。可完全控制使用哪個庫組件、是放在所有可用管腳還是只放在選定管腳上、以及該組件的準確值。您只需把附加終端電路和相關(guān)管腳連接起來即可。如果在版圖設(shè)計前進行分析，則工作就更簡單了，您無需與現(xiàn)有可能是密集布線的pcb進行再次同步。阻抗控制的布

12、線現(xiàn)在有了奢侈品反射由不匹配的阻抗導(dǎo)致。目前為止我們都在討論在組件管腳級別解決阻抗不匹配問題，添加合適的終端，使接收管腳的阻抗更好地匹配驅(qū)動管腳的阻抗。如果真實的傳輸線板卡上的布線線軌也能給出所需的阻抗不是更好嗎？沒問題，altiumdesigner可以做到。altiumdesigner的pcbeditor可指定要求的阻抗，通過計算每層所需的布線寬度來實現(xiàn)這一目的。在pcbrules和constraintseditor對話框中定義routingwidth設(shè)計規(guī)則時激活characteristicimpedancedrivenwidth選項，然后輸入所需的最小/偏好/最大阻抗。這些會自動轉(zhuǎn)換為每

13、個單層的寬度，匹配用戶定義的物理層屬性。注:通過formulaeditor對話框中定義的公式來計算阻抗，該對話框通過layerstackmanager對話框(design»layerstackmanager)進入使用。反射由不匹配的阻抗導(dǎo)致。目前為止我們都在討論在組件管腳級別解決阻抗不匹配問題，添加合適的終端，使接收管腳的阻抗更好地匹配驅(qū)動管腳的阻抗。如果真實的傳輸線板卡上的布線線軌也能給出所需的阻抗不是更好嗎？沒問題，altiumdesigner可以做到。altiumdesigner的pcbeditor可指定要求的阻抗，通過計算每層所需的布線寬度來實現(xiàn)這一目的。在pcbrules

14、和constraintseditor對話框中定義routingwidth設(shè)計規(guī)則時激活characteristicimpedancedrivenwidth選項，然后輸入所需的最小/偏好/最大阻抗。這些會自動轉(zhuǎn)換為每個單層的寬度，匹配用戶定義的物理層屬性。注:通過formulaeditor對話框中定義的公式來計算阻抗，該對話框通過layerstackmanager對話框(design»layerstackmanager)進入使用。指定最小、偏好和最大阻抗需求后，每個單層的布線寬帶會計算出來。更多信息請參考應(yīng)用注釋ap0107阻抗控制的布線。將信號完整性集成進標準的板卡設(shè)計流中在生成制造輸出前，您一定要(也是虔誠地)運行最終的設(shè)計規(guī)則檢查(drc)。作為batchdrc的一部分，altiumdesigner的pcbe