采用單片機(jī)的手動(dòng)計(jì)數(shù)器設(shè)計(jì)

1、單片機(jī)課程設(shè)計(jì)課程設(shè)計(jì) 題目 采用單片機(jī)的手動(dòng)計(jì)數(shù)器設(shè)計(jì)學(xué)院名稱 電氣工程學(xué)院指導(dǎo)老師 黃智偉 朱衛(wèi)華 班 級(jí) 電子信息工程054班學(xué) 號(hào) 20056470146學(xué)生姓名 朱小群二00八年六月摘 要 簡(jiǎn)要介紹單片機(jī)at89s51芯片的功能、內(nèi)部結(jié)構(gòu)、引腳功能及應(yīng)用電路。手動(dòng)計(jì)數(shù)器就是基于單片機(jī)at89s51的應(yīng)用，通過單片機(jī)的定時(shí)功能而實(shí)現(xiàn)的，其中使用了到了獨(dú)立式按鍵，涉及到按鍵的去抖動(dòng)的問題；通過正確的識(shí)別按鍵進(jìn)行計(jì)數(shù)，計(jì)數(shù)滿時(shí)，又從零開始計(jì)數(shù)，然后通過數(shù)碼管顯示出來。關(guān)鍵字：?jiǎn)纹瑱C(jī)at89s51、時(shí)鐘電路、數(shù)碼管abstractat89s51 briefed microcontroller

2、 chip features, internal structure, function and application-pin circuit. manual counter at89s51 scm is based on the application by the timing of scm functions to achieve, which used the keys to a stand-alone, involving the key to the problem of jitter through the correct identification keys to coun

3、t, full count , and start from scratch count, and then through the digital display.keyword: scm at89s51, clock circuits, digital control 目錄1、at89s51 芯片簡(jiǎn)介2、at89s51 芯片封裝及引腳功能3、手動(dòng)計(jì)算器的功能與設(shè)計(jì)方案3.1 手動(dòng)計(jì)數(shù)器的功能與設(shè)計(jì)要求3.2 計(jì)方案的確定4、手動(dòng)計(jì)算器的硬件設(shè)計(jì) 4.1 手動(dòng)計(jì)算器的硬件系統(tǒng)框架 4.2 手動(dòng)計(jì)數(shù)器的主機(jī)電路設(shè)計(jì)4.3硬件電路原理圖5、手動(dòng)計(jì)算器的軟件系統(tǒng)設(shè)計(jì)5.1 軟件系統(tǒng)設(shè)計(jì) 5.2 基

4、于asm51匯編的源程序 5.3 基于c51的源程序6、系統(tǒng)的組裝與調(diào)試6.1 硬件系統(tǒng)組裝與調(diào)試6.2 軟件調(diào)試7、總結(jié)與心得體會(huì)8、 參考文獻(xiàn)9、附錄1、 at89s51 芯片簡(jiǎn)介at89s51是美國(guó)atmel公司產(chǎn)生的第功耗，高性能cmos8為單片機(jī)，片內(nèi)含4k bytes的可系統(tǒng)編程的flash程序存儲(chǔ)器既可在線編程（isp）也可用傳統(tǒng)方法進(jìn)行編程及通用8位微處理器于單片芯片中，atmel公司的功能強(qiáng)大，低價(jià)為at89s51單片機(jī)可提供許多高性價(jià)比的應(yīng)用場(chǎng)合，可靈活應(yīng)用于各種控制領(lǐng)域。2、at89s51芯片圖如下：(1)at89s51 芯片封裝（2）功能特性概述：at89s51提供以下

5、標(biāo)準(zhǔn)功能：4k 字節(jié)flash閃速存儲(chǔ)器，128字節(jié)內(nèi)部ram，32個(gè)io口線，看門狗（wdt），兩個(gè)數(shù)據(jù)指針，兩個(gè)16位定時(shí)器/計(jì)數(shù)器，一個(gè)5向量?jī)杉?jí)中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)震蕩器及時(shí)鐘電路。同時(shí)，at89s51可降至0hz的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式；空閑方式停止cpu的工作，但允許ram，定時(shí)/計(jì)數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存ram中的內(nèi)容，但振蕩器停止工作并禁止其它所有部件工作直到下一個(gè)硬件復(fù)位。（3）引腳功能說明：vcc：電源電壓。end：接地。p0口：p0口是一組8位漏極開路型雙向i/o口，也即地址/數(shù)據(jù)總線復(fù)用口。作為輸出口用時(shí)，

6、每位能驅(qū)動(dòng)8個(gè)ttl邏輯門電路，對(duì)端口寫“1”可作為高組抗輸入端用。在訪問外部數(shù)據(jù)存儲(chǔ)器或程序存儲(chǔ)器時(shí)，這組口線分時(shí)轉(zhuǎn)換地址（低8位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。在flash編程時(shí)，p0口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，要求外接上拉電阻。p1口：p1是個(gè)帶內(nèi)部上拉電阻的8位雙向i/o口，p1的輸出緩沖級(jí)可驅(qū)（吸收或輸出電流）4個(gè)ttl邏輯門電路。對(duì)端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口；作輸入口使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流（iil）flash編程和程序校驗(yàn)期間，p1接收低8位地址。p2口：p2是一個(gè)帶有內(nèi)部上拉電阻

7、的8 位雙向i/o口，p2的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流）4個(gè)ttl邏輯門電路：對(duì)端口寫“1”，通過內(nèi)部的上拉電阻把端口拉到感動(dòng)哦電平，此時(shí)可作輸入口，作輸入使用時(shí)，因?yàn)閮?nèi)部存在上拉電阻，某個(gè)引腳被外部信號(hào)拉低時(shí)會(huì)輸出一個(gè)電流（iil）。在訪問外部程序存儲(chǔ)器或16位地址的外部數(shù)據(jù)存儲(chǔ)器（例如movx dptr指令）時(shí)，p2口送出高8位地址數(shù)據(jù)。在訪問8位地址的外部存儲(chǔ)器（如執(zhí)行movx ri指令）時(shí)，p2口線上的內(nèi)容（也即特殊功能寄存器（sfr）區(qū)中p2寄存器的內(nèi)容），在整個(gè)訪問期間不改變。flash編程或校驗(yàn)時(shí)，p2亦接收高位地址和其它控制信號(hào)。p3口：p3口是一組帶有內(nèi)部上拉電阻的8位

8、雙向i/o口，p3口輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流在）4個(gè)ttl邏輯門電路：對(duì)p3口寫如“1”時(shí)，它們內(nèi)部上電阻拉高并可作為輸入端口，作輸入端時(shí)，被外部拉低的p3口將用上拉電阻輸出電流（iil）。p3口除了作為一般的i/o口線外，更重要的用途是它的第二功能，如下表所示：p3口還接收一些用于flash閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。rst：復(fù)位輸入，當(dāng)振蕩器工作時(shí)，rst引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。wdt溢出將使該引腳輸出高電平，設(shè)置sfr auxr的disrto位（地址8eh）可打開或關(guān)閉該功能，disrto的缺省位reset輸出高電平打開狀態(tài)。ale/：當(dāng)訪問外部程序

9、存儲(chǔ)器或數(shù)據(jù)存儲(chǔ)器時(shí)，ale（地址鎖存器允許）輸出脈沖用于鎖存地址的低8位字節(jié)，即使不訪問外部存儲(chǔ)器，ale乃以時(shí)鐘振蕩器頻率的1/6輸出固定的正脈沖信號(hào)，因此它可以對(duì)外輸出時(shí)鐘或用于定時(shí)目的。更重要的是：每當(dāng)訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)將跳過一個(gè)ale脈沖。對(duì)flash存儲(chǔ)器編程期間，該引腳還用于編程脈沖（）。如有必要，可通過對(duì)特殊寄存器（sfr）區(qū)中的8eh單元的d0位置為，可禁止ale操作。該位置位后，只有一條movx和movc指令ale才會(huì)被激活。此外，該引腳會(huì)被微弱拉高，單片機(jī)執(zhí)行外部程序時(shí)，應(yīng)設(shè)置ale無效。：程序存儲(chǔ)允許（）輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng)at89s51由外部程序存儲(chǔ)

10、器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次有效，即輸出兩個(gè)脈沖。當(dāng)外部數(shù)據(jù)存儲(chǔ)器，沒有兩次有效的信號(hào)。ea/vpp：外部訪問允許。欲使cpu僅訪問外部程序存儲(chǔ)器（地址為0000hffffh），ea端必須保持低電平（接地）。需注意的是，如果加密位lb1被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存ea端狀態(tài)。如ea端為高電平（接vcc端），cpu則執(zhí)行內(nèi)部程序存儲(chǔ)器中的指令。flash存儲(chǔ)器編程時(shí)，該引腳加上+12v的編程電壓vpp。xtal1：振蕩器反相放大器及內(nèi)部時(shí)鐘發(fā)生器的輸入端。xtal2：振蕩器反相放大器的輸出端。wdt：看門狗定時(shí)器。wdt是為了解決cpu程序運(yùn)行時(shí)可能進(jìn)入混亂或死循環(huán)而設(shè)置，它在一個(gè)14bi

11、t計(jì)數(shù)器和看門狗復(fù)位sfr（wdtrst）構(gòu)成。外部復(fù)位時(shí)，wdt默認(rèn)為關(guān)閉狀態(tài)，要打開wdt，用戶必須按順序?qū)ieh和oelh寫到wdtrst寄存器（sfr地址為（0a6），當(dāng)啟動(dòng)wdt，它會(huì)隨晶體振蕩器在每個(gè)機(jī)器周期計(jì)數(shù)，除硬件復(fù)位或wdt溢出復(fù)位沒有其它方法關(guān)閉wdt，當(dāng)wdt溢出，將使rst引腳輸出高電平的復(fù)位脈沖。（4）中斷at8951共有5個(gè)中斷向量：2個(gè)外中斷（int0和int1），2個(gè)定時(shí)中（timer0和timer1）和一個(gè)串行中斷，這些中斷如表（p3口的第二功能）。這些中斷源各自的禁止和是能位參見特殊功能寄存器的ie。ie也包含總中斷控制位ea，ea清0，將關(guān)閉所有中斷。

12、值得注意的下表中的ie6和ie5沒有定義，用戶不要訪問這些位，它是保留位以后的at89產(chǎn)品作擴(kuò)展用途。定時(shí)器0和定時(shí)器1的中斷標(biāo)志tf0和tf1，它是定時(shí)器溢出時(shí)的s5p2時(shí)序周期被置位。該標(biāo)志保留至下個(gè)時(shí)序周期。3、手動(dòng)計(jì)算器的功能與設(shè)計(jì)方案3.1 手動(dòng)計(jì)數(shù)器的功能與設(shè)計(jì)要求在at89s51單片機(jī)的p3.7管腳接一個(gè)輕觸開關(guān)，作為手動(dòng)計(jì)數(shù)的按鈕，用單片機(jī)的p2.0p2.7接一個(gè)共陰數(shù)碼管， 作為0099計(jì)數(shù)的個(gè)位數(shù)顯示，用單片機(jī)的p0.0p0.7接一個(gè)共陰數(shù)碼管，作為0099計(jì)數(shù)的十位數(shù)顯示。3.2設(shè)計(jì)方案的確定可以從以下的幾個(gè)方面來確定手動(dòng)計(jì)數(shù)器的設(shè)計(jì)方案1） 微處理器采用atmel的at

13、89s51微處理器，通過使用單片機(jī)的定時(shí)或計(jì)數(shù)的功能實(shí)現(xiàn)。2）顯示電路該顯示電路可采用液晶顯示或數(shù)碼管顯示。對(duì)于一般的段式液晶屏，需要專門驅(qū)動(dòng)電路，而且液晶顯示作為一種被動(dòng)顯示，可視相對(duì)較差；對(duì)于具有驅(qū)動(dòng)電路和微處理器接口的液晶顯示模塊，一般多采用并行接口，對(duì)于微處理器的接口要求較高，占用資源多。另外，89s51本身無專門的液晶驅(qū)動(dòng)接口，因此，本電路采用數(shù)碼管作為一種主動(dòng)顯示器件，具有亮度高、價(jià)格便宜等優(yōu)點(diǎn)，而且市場(chǎng)上也有專門的時(shí)鐘顯示組合數(shù)碼管。3）按健電路本電路只設(shè)一個(gè)按?。喊聪聅p1健進(jìn)行計(jì)數(shù)，計(jì)數(shù)滿時(shí)，又從零開始計(jì)數(shù)。4、手動(dòng)計(jì)算器的硬件設(shè)計(jì) 4.1 手動(dòng)計(jì)算器的硬件系統(tǒng)框架復(fù)位電路

14、主控制器 數(shù)碼管顯示電路按健電路時(shí)鐘振蕩4.2 手動(dòng)計(jì)數(shù)器的主機(jī)電路設(shè)計(jì)1） 系統(tǒng)時(shí)鐘電路設(shè)計(jì)系統(tǒng)時(shí)鐘電路設(shè)計(jì)如圖所示。對(duì)于時(shí)間要求不是很高的系統(tǒng)，只要按圖進(jìn)行設(shè)計(jì)就能使系統(tǒng)可靠起振并穩(wěn)定運(yùn)行。但由于圖中的c1、c2電容起著系統(tǒng)時(shí)鐘頻率微調(diào)和穩(wěn)定的作用，因此，在本鬧鐘系統(tǒng)的實(shí)際應(yīng)用中一定要注意正確選擇參數(shù)（30+/-10pf），并保證電路的對(duì)稱性，選用正牌廠家生產(chǎn)的瓷片或云母電容，如果可能的話，溫度系數(shù)要盡可能低。2） 系統(tǒng)復(fù)位電路設(shè)計(jì) 復(fù)位電路一般應(yīng)有手動(dòng)或上復(fù)位電路。復(fù)位電路的實(shí)現(xiàn)通常有兩種方式：即專用up監(jiān)控電路和rc復(fù)位電路。前者電路實(shí)現(xiàn)簡(jiǎn)單，成本低，但復(fù)位可靠性相對(duì)較低；后者成本較高

15、，但復(fù)位可靠性高，尤其是高可靠重復(fù)復(fù)位。對(duì)于復(fù)位要求高、并對(duì)電源電壓進(jìn)行監(jiān)視的場(chǎng)合，大多采用這種方式。本系統(tǒng)采用的是rc復(fù)位方式。rc復(fù)位電路的實(shí)質(zhì)是一階充放電路，現(xiàn)結(jié)合如下圖所示說明這種電路復(fù)位電路的特點(diǎn)。 系統(tǒng)上電時(shí)該電路提供有效的復(fù)位信號(hào)rst（高電平）直至系統(tǒng)電源定后撤消復(fù)位信號(hào)（低點(diǎn)平）。從理論上說，51系列單片機(jī)復(fù)位引腳只要保證t=rc2m（機(jī)器周期）便可。但在實(shí)際設(shè)計(jì)中，通常c1取值為10uf以上，r1通常取值10k左右。實(shí)踐發(fā)現(xiàn)，r1如果取值太小，例如1k，則會(huì)導(dǎo)致rst信號(hào)驅(qū)動(dòng)能力變差而無法使系統(tǒng)可靠復(fù)位。3） 按鍵電路設(shè)計(jì)按鍵電路設(shè)計(jì)參見系統(tǒng)原理圖中的sp1對(duì)應(yīng)的部分，按鍵

16、電路設(shè)計(jì)中關(guān)鍵考慮的就是按鍵去抖動(dòng)問題，一般硬件去抖和軟件去抖動(dòng)兩種方式。過去硬件去抖電路通常采用分立元件或觸發(fā)器實(shí)現(xiàn)，目前市場(chǎng)上已有硬件去抖專用接口芯片，例如：maxim公司max68166818，均為單電源供電，電壓為2.75.5v，分別為單輸入、雙輸入和八輸入，輸出端具有欠壓鎖定功能。這里考慮到系統(tǒng)的硬件簡(jiǎn)化和成本，沒有采用硬件去抖，而采用軟件去抖。4）手動(dòng)計(jì)數(shù)器的顯示電路設(shè)計(jì) 顯示電路采用共陰極數(shù)碼管，電路圖如下：4.3硬件電路原理圖1）利用at89s51單 片機(jī)來制作一個(gè)手動(dòng)計(jì)數(shù)器，硬件電路圖如圖所示。2） 系統(tǒng)板上硬件連線 （1 把“單片機(jī)系統(tǒng)”區(qū)域中的p0.0/ad0p0.7/a

17、d7端口用8芯排線連接到“四路靜態(tài)數(shù)碼顯示模塊”區(qū)域中的任一個(gè)ah端口上；要求：p0.0/ad0對(duì)應(yīng)著a，p0.1/ad1對(duì)應(yīng)著b，p0.7/ad7對(duì)應(yīng)著h。（2 把“單片機(jī)系統(tǒng)”區(qū)域中的p2.0/a8p2.7/a15端口用8芯排線連接到“四路靜態(tài)數(shù)碼顯示模塊”區(qū)域中的任一個(gè)數(shù)碼管的ah端口上； （3 把“單片機(jī)系統(tǒng)”區(qū)域中的p3.7/rd端口用導(dǎo)線連接到“獨(dú)立式鍵盤”區(qū)域中的sp1端口上； 5、手動(dòng)計(jì)數(shù)器的軟件系統(tǒng)設(shè)計(jì)5.1 軟件系統(tǒng)設(shè)計(jì)程序框圖：5.1基于asm51匯編的源程序count equ 30h sp1 bit p3.7 org 0 start: mov count,#00h ne

18、xt: mov a,count mov b,#0ah div ab mov dptr,#table movc a,a+dptr mov p0,a mov a,b movc a,a+dptr mov p2,a wt: jnb sp1,wt wait: jb sp1,wait lcall dely15ms jb sp1,wait inc count mov a,count cjne a,#64h,next ljmp start dely15ms: mov r6,#14h d1: mov r7,#f8h djnz r7,$ djnz r6,d1 ret table: db 3fh,06h,5bh,4

19、fh,66h,6dh,7dh,07h,7fh,6fh end 5.2 基于c51的源程序#include unsigned char code table=0x3f,0x06,0x5b,0x4f,0x66, 0x6d,0x7d,0x07,0x7f,0x6f; unsigned char count; void delay10ms(void) unsigned char i,j; for(i=20;i0;i-) for(j=248;j0;j-); void main(void) count=0; p0=tablecount/10; p2=tablecount; while(1) if(p3_7=

20、0) delay10ms(); if(p3_7=0) count+; if(count=100) count=0; p0=tablecount/10; p2=tablecount; while(p3_7=0); 6、系統(tǒng)的組裝與調(diào)試系統(tǒng)組裝與調(diào)試分為硬件的組裝調(diào)試和軟件的調(diào)試。硬件的組裝與調(diào)試側(cè)重于原理設(shè)計(jì)正確性驗(yàn)證和印刷電路板的工藝性錯(cuò)誤的檢測(cè)（如：過孔不通、線間粘連等）；軟件的調(diào)試則側(cè)重于子模塊的功能驗(yàn)證和模塊與模塊的接口配合。6.1 硬件系統(tǒng)組裝與調(diào)試硬件組裝前首先要仔細(xì)核對(duì)硬件系統(tǒng)設(shè)計(jì)原理的正確性，包括參數(shù)選用的正確性和原理的正確性，這取決于設(shè)計(jì)者的學(xué)識(shí)和經(jīng)驗(yàn)積累。對(duì)沒有把握的電路可以

21、通過在通用實(shí)驗(yàn)板上直接焊接實(shí)際電路來進(jìn)行實(shí)物調(diào)試和驗(yàn)證。在系統(tǒng)通過理論分析后，便可進(jìn)行印刷電路設(shè)計(jì)和加工。一般而言，印刷電路板加工企業(yè)的質(zhì)量是有保證的，但也不排除個(gè)別企業(yè)加工的印刷電路板出現(xiàn)工藝缺陷的情況。因此在調(diào)試前，必須首先進(jìn)行工藝排錯(cuò)，這對(duì)于第一塊樣板的調(diào)試更是必不可少的環(huán)節(jié)。調(diào)試分為斷電調(diào)試和通電調(diào)試。1.斷電調(diào)試為安全起見，首先必須進(jìn)行斷電調(diào)試。斷電調(diào)試的內(nèi)容至少包含短路檢測(cè)和原理正確性確認(rèn)。1） 短路檢測(cè)2） 原理正確性確認(rèn)2. 通電調(diào)試1）系統(tǒng)時(shí)鐘是否起振2）邏輯筆法3）示波器法6.2 軟件調(diào)試結(jié)構(gòu)化軟件的調(diào)試一般可以將重點(diǎn)放在分模塊調(diào)試上，統(tǒng)調(diào)是最后一環(huán)。軟件調(diào)試可以采取離線調(diào)試和在線調(diào)試兩種方式。前者不需要硬件仿真器，借助于軟件仿真器即可；后者一般需要仿真系統(tǒng)的支持。當(dāng)然，對(duì)于經(jīng)驗(yàn)豐富的開發(fā)者，可以不要仿真器，直接將程序代碼燒錄到芯片，直接通電實(shí)驗(yàn)，觀察關(guān)鍵現(xiàn)象。7、總結(jié)與心得體會(huì)通過這次單片機(jī)課程設(shè)計(jì)，我不僅加深了對(duì)單片機(jī)理論的理解，將理論很好地應(yīng)用到實(shí)際當(dāng)中去，而且我還學(xué)會(huì)了如何去培養(yǎng)我們的創(chuàng)新精神，從而不斷地戰(zhàn)勝自己，超越自己。創(chuàng)新，是要我們學(xué)會(huì)將理論很好地聯(lián)系實(shí)際，并不斷地去開動(dòng)