畢業(yè)設(shè)計（論文）基于VHDL的電梯設(shè)計

1、摘 要電梯作為現(xiàn)代化的產(chǎn)物，早在上個世紀(jì)就進入了我們的生活之中。本設(shè)計就是基于電子設(shè)計自動化（electronic design automation）技術(shù)中的甚高速集成電路硬件描述語言（very high speed integrated circuit hardware description language）語言所開發(fā)的六層電梯控制程序。vhdl具有與具體硬件電路無關(guān)和設(shè)計平臺無關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化結(jié)構(gòu)化設(shè)計方面，表現(xiàn)了強大的生命力和應(yīng)用潛力。本設(shè)計介紹了基于vhdl語言設(shè)計的電梯控制器，并進行了電路綜合和仿真。該控制器遵循方向優(yōu)

2、先的原則，提供6個樓層多用戶的載客服務(wù)并指示電梯的運行情況。通過程序調(diào)試及運行仿真，結(jié)果表明，本設(shè)計可以完成：電梯運行所在樓層指示、電梯運行方向指示、關(guān)門延時設(shè)置、看門狗報警、超載報警、故障報警等。關(guān)鍵詞：vhdl、控制器、eda、電梯abstractthe lift , as the modernized result, are entered in our life in last century. this thesis designs the three - floor lift control on the basis of the electron basic on the ele

3、ctronic design automation(eda) technologys the very high-speed integrated circuit hardware describe language(vhdl). vhdl has with the concrete hardware electric circuit has nothing to do with and designs the characteristic which the platform has nothing to do with, and has the good electric circuit

4、behavior description and the system description ability, and in language legible and has orderliness the structurization design aspect, has displayed the formidable vitality and the application potential. introduced based on the vhdl language design elevator controller, and has carried on the electr

5、ic circuit synthesis and the simulation. this controller follows the direction first principle, provides 6 floors multi user to carry passengers to serve and to instruct the elevator the movement situation. through testing the connection of the eda case, realize the following main functions: the lif

6、t s floor shows, the lift operation direction shows; closes prolonging the dog reports to the police; overloads reporting to the police fault alarm ,etc.key word： vhdl, controller, eda, elevator1引言1.1 選題背景隨著科學(xué)技術(shù)的發(fā)展、近年來，我國的電梯生產(chǎn)技術(shù)得到了迅速發(fā)展一些電梯廠也在不斷改進設(shè)計、修改工藝。更新?lián)Q代生產(chǎn)更新型的電梯，電梯主要分為機械系統(tǒng)與控制系統(tǒng)兩大部份，隨著自動控制理論與微電子技

7、術(shù)的發(fā)展，電梯的拖動方式與控制手段均發(fā)生了很大的變化，交流調(diào)速是當(dāng)前電梯拖動的主要發(fā)展方向。目前電梯控制系統(tǒng)主要有三種控制方式：繼電路控制系統(tǒng)(早期安裝的電梯多位繼電器控制系統(tǒng))、fpga/cpld控制系統(tǒng)、微機控制系統(tǒng)。繼電器控制系統(tǒng)由于故障率高、可靠性差、控制方式不靈活以及消耗功率大等缺點，目前已逐漸被淘汰。微機控制系統(tǒng)雖在智能控制方面有較強的功能，但也存在抗擾性差，系統(tǒng)設(shè)計復(fù)雜，一般維修人員難以掌握其維修技術(shù)等缺陷。而fpga/cpld控制系統(tǒng)由于運行可靠性高，使用維修方便，抗干擾性強,設(shè)計和調(diào)試周期較短等優(yōu)點，倍受人們重視等優(yōu)點，已成為目前在電梯控制系統(tǒng)中使用最多的控制方式，目前也廣泛

8、用于傳統(tǒng)繼電器控制系統(tǒng)的技術(shù)改造。目前國內(nèi)七八十年代安裝的許多電梯電氣部分用繼電器接觸器控制系統(tǒng)，線路復(fù)雜，接線多，故障率高，維修保養(yǎng)難，許多已處于閑置狀態(tài)，其拽引系統(tǒng)多采用交流雙速電機系統(tǒng)換速，效率低，調(diào)速性能指標(biāo)較差，嚴(yán)重影響電梯運行質(zhì)量。由于這些電梯交流調(diào)壓調(diào)速系統(tǒng)，交流雙速電機拖動系統(tǒng)性能及乘坐舒適感較差，交流調(diào)壓調(diào)速系統(tǒng)屬能耗型調(diào)速的機械部分無大問題，為節(jié)約資金，大部分老式電梯用戶希望對電梯的電氣控制系統(tǒng)進行改造，提高電梯的運行性能。因此對電梯控制技術(shù)進行研究，尋找適合我國老式電梯的改造方法具有十分重要的意義。電梯作為高層建筑物的重要交通工具與人們的工作和生活日益緊密聯(lián)系。fpga/

9、cpld作為新一代工業(yè)控制器，以其高可靠性和技術(shù)先進性，在電梯控制中得到廣泛應(yīng)用，從而使電梯由傳統(tǒng)的繼電器控制方式發(fā)展為計算機控制的一個重要方向，成為當(dāng)前電梯控制和技術(shù)改造的熱點之一。1.2 電梯設(shè)計的要求1)每層電梯入口處設(shè)有上下請求開關(guān)各1個，電梯內(nèi)設(shè)有乘客到達層次的數(shù)字開關(guān)。電梯當(dāng)前所在的樓層位置用兩位數(shù)碼管顯示，用兩只發(fā)光二極管顯示開門/關(guān)門狀態(tài),用發(fā)光二極管顯示每層的上下請求狀態(tài)。2）顯示電梯當(dāng)前所處位置和電梯上行、下行及開門、關(guān)門狀態(tài)。3）電梯到達有停靠站請求的樓層后，電梯門就會自動打開門指示燈亮，開門6秒后，電梯門自動關(guān)閉（開門指示等滅）電梯繼續(xù)運行。4）能記憶電梯內(nèi)外的所有請求

10、信號，并按照電梯運行的規(guī)則次第響應(yīng)，即電梯上升時只能響應(yīng)高層的呼喚的請求，下降時只響應(yīng)低層的呼喚請求，每個請求信號保留到執(zhí)行后撤出。5）當(dāng)沒有請求信號時，電梯停在一樓。6）電梯有超載提示。當(dāng)電梯內(nèi)部超載過電梯規(guī)定的人數(shù)或重量后，電梯會自動報警，提示電梯已超載。2 設(shè)計的基礎(chǔ)現(xiàn)代電子設(shè)計技術(shù)的核心是 eda 技術(shù)?；?eda 技術(shù)開發(fā)的實現(xiàn)六層電梯自動控制與目前主流的利用可編程邏輯控制器實現(xiàn)電梯控制緊密相連。硬件描述語言是eda 技術(shù)的重要組成部分，vhdl 是作為電子設(shè)計主流硬件的描述語言。使用vhdl 語言進行程序的設(shè)計，在max+plusii 軟件上對程序進行編譯、仿真。在max+plu

11、sii 平臺上的開發(fā)具有編程軟件具有采自易學(xué)易懂的梯形圖語言、控制靈活方便、抗干擾能力強、運行穩(wěn)定可靠等優(yōu)點。2.1 eda 技術(shù)介紹 eda 技術(shù)是20 世紀(jì)90 年代初從計算機輔助設(shè)計（computer aided design）、計算機輔助制造（computer aided manufacture）、計算機輔助測試（computer aided testing）和計算機輔助工程（computer aided engineering）的概念發(fā)展而來的。隨著超大規(guī)模集成電路（very large scale integration）規(guī)模和技術(shù)復(fù)雜度的急劇增長，一塊芯片內(nèi)集成門已可達幾十萬甚至

12、幾百萬門，并且還在迅速增長，電子系統(tǒng)的人工設(shè)計已十分困難，必需依靠電子設(shè)計自動化技術(shù)。在利用eda 進行集成電路設(shè)計時，應(yīng)采用高效率的top-down 設(shè)計方法，即根據(jù)系統(tǒng)的行為和功能要求，自上而下地依次完成相應(yīng)的描述、綜合、優(yōu)化、仿真與驗證，直到生成器件。在電路描述時主要采用硬件描述語言（hdl）。硬件描述語言是用于設(shè)計硬件電子系統(tǒng)的計算機語言，它描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式。設(shè)計者可以利用hdl 程序來描述所希望的電路系統(tǒng)，規(guī)定其結(jié)構(gòu)性和電路的行為方式；然后利用 eda 工具將此程序變成能控制場效應(yīng)可編程門陣列（field programmable gate array）/復(fù)

13、雜可編程邏輯器件（complex programmable logic device）內(nèi)部結(jié)構(gòu)并實現(xiàn)相應(yīng)邏輯功能的門級或更底層的結(jié)構(gòu)網(wǎng)表文件和下載文件?，F(xiàn)代eda 技術(shù)的基本特征是采用高級語言描述，具有系統(tǒng)級仿真和綜合能力。它主要采用從系統(tǒng)設(shè)計入手，在頂層進行功能方框圖的劃分和結(jié)構(gòu)設(shè)計，在方框圖一級進行仿真、糾錯、并用vhdl、 abel 等硬件描述語言對高層次的系統(tǒng)行為進行描述，在系統(tǒng)一級進行驗證然后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，其對應(yīng)的物理實現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐?。簡單來說就是依賴功能強大的計算機，在 eda 工具軟件平臺上，對以硬件描述語言hdl 為系統(tǒng)邏

14、輯描述手段完成的設(shè)計文件，自動地完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線），以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。2.2 vhdl語言概述2.2.1 vhdl簡介硬件描述語言是eda技術(shù)的重要組成部分,vhdl是電子設(shè)計的主流硬件描述語言。vhdl的英文全名是very-high-speed integrated circuit hardware description language。，誕生于1982年。1987年底，vhdl被ieee和國美國國防部卻認(rèn)為標(biāo)準(zhǔn)硬件描述語言。自ieee公布了vhdl的標(biāo)準(zhǔn)版本(ieee 1076)之后，數(shù)個eda公司相繼

15、推出了自己的vhdl設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和vhdl接口。此后vhdl在電子設(shè)計領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)硬件語言。1993年，ieee對vhdl進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展vhdl的內(nèi)容，公布了型板本的vhdl，即ieee 1076-1993版本?，F(xiàn)在，vhdl作為ieee的工業(yè)標(biāo)準(zhǔn)化硬件描述語言，又得到眾多eda概述的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。2.2.2 vhdl的優(yōu)點vhdl的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視

16、部分），既涉及實體的內(nèi)部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是vhdl系統(tǒng)設(shè)計的基本點。應(yīng)用vhdl進行工程設(shè)計的優(yōu)點是多方面的。1）與其他的硬件描述語言相比，vhdl具有更強的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。2）vhdl豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進行仿真模擬。3）vhdl語句的行為描述能力和程序結(jié)構(gòu)決定了他

17、具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現(xiàn)。對于用vhdl完成的一個確定的設(shè)計，可以利用eda工具進行邏輯綜合和優(yōu)化，并自動的把vhdl描述設(shè)計轉(zhuǎn)變成門級網(wǎng)表。 4）vhdl對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標(biāo)器件是什么，而進行獨立的設(shè)計。 2.2.3 vhdl語言的開發(fā)1）語句結(jié)構(gòu)描述中方括號“”內(nèi)的內(nèi)容為可選內(nèi)容。2）vhdl的編譯器和綜合器對程序文字的大小寫是不加區(qū)分的。3）程序中的注釋用雙“-”。在vhdl程序的任何一行中，雙橫線“-”后的文字都不參加

18、便宜的綜合。4）為了便于程序的閱讀和調(diào)試，書寫和輸入程序時，使用層次需同一格式，同一層次的對齊，低層次的比高層次的縮進兩個字符。5）為了使用一個vhdl源程序文件能適應(yīng)各eda開發(fā)軟件上的使用要求，建議各個源程序文件的命名均與實體名一致。 2.3 大規(guī)?？删幊踢壿嬈骷删幊踢壿嬈骷?簡稱pld)是一種由用戶編程以實現(xiàn)某種邏輯功能的新型邏輯器件。fpga和cpld分別是現(xiàn)場可編程門陣列和復(fù)雜可編程邏輯器件的簡稱。國際上生產(chǎn)fpga/cpld的主流公司，并且在國內(nèi)占有市場份額較大的主要是xilinx，altera，lattice三家公司。xilinx公司的fpga器件有xc2000、xc3000、

19、xc4000、xc4000e、xc4000xla、xc5200系列等，可用門數(shù)為120018000；altera公司的cpld器件有flex6000、flex8000、flex10k、flex10ke系列等，提供門數(shù)為500025000；lattice公司的isppld器件有isplsi1000、isplsi2000、isplsi3000、isplsi6000系列等，集成度可多達25 000個pld等效門。fpga 在結(jié)構(gòu)上主要分為三個部分，即可編程邏輯單元，可編程輸入/輸出單元和可編程連線三個部分。cpld在結(jié)構(gòu)上主要包括三個部分，即可編程邏輯宏單元，可編程輸入/輸出單元和可編程內(nèi)部連線。高

20、集成度、高速度和高可靠性是fpga/cpld最明顯的特點，其時鐘延時可小至ns級。結(jié)合其并行工作方式，在超高速應(yīng)用領(lǐng)域和實時測控方面有著非常廣闊的應(yīng)用前景。在高可靠應(yīng)用領(lǐng)域，如果設(shè)計得當(dāng)，將不會存在類似于mcu的復(fù)位不可靠和pc可能跑飛等問題。fpga/cpld的高可靠性還表現(xiàn)在幾乎可將整個系統(tǒng)下載于同一芯片中，實現(xiàn)所謂片上系統(tǒng)，從而大大縮小了體積，易于管理和屏蔽。與asic設(shè)計相比，fpga/cpld顯著的優(yōu)勢是開發(fā)周期短、投資風(fēng)險小、產(chǎn)品上市速度快、市場適應(yīng)能力強和硬件升級回旋余地大，而且當(dāng)產(chǎn)品定型和產(chǎn)量擴大后，可將在生產(chǎn)中達到充分檢驗的vhdl設(shè)計迅速實現(xiàn)asic投產(chǎn)。3 總體方案選擇電

21、梯的微機化控制主要有以下幾種形式：1 plc控制；2 單板機控制；3 單片機控制；4 單微機控制；5 多微機控制；6 人工智能控制。隨著eda技術(shù)的快速發(fā)展，cpld/fpga已廣泛應(yīng)用于電子設(shè)計與控制的各個方面。但是本設(shè)計屏棄以前老式的采用plc設(shè)計電梯控制器，而是使用一片來實現(xiàn)對電梯的控制的。3.1 基于plc 技術(shù)的電梯控制設(shè)計方案可編程控制系統(tǒng)是一種專門為在工業(yè)環(huán)境下應(yīng)用而設(shè)計的數(shù)字運算操作電子系統(tǒng)。它采用一種可編程的存儲器，在其內(nèi)部存儲執(zhí)行邏輯運算、順序控制、定時、計數(shù)和算術(shù)運算等操作的指令，通過數(shù)字式或模擬式的輸入輸出來控制各種類型的機械設(shè)備或生產(chǎn)過程。 可編程控制器是計算機技術(shù)與

22、自動化控制技術(shù)相結(jié)合而開發(fā)的一種適用工業(yè)環(huán)境的新型通用自動控制裝置，是作為傳統(tǒng)繼電器的替換產(chǎn)品而出現(xiàn)的。隨著微電子技術(shù)和計算機技術(shù)的迅猛發(fā)展，可編程控制器更多地具有了計算機的功能，不僅能實現(xiàn)邏輯控制，還具有了數(shù)據(jù)處理、通信、網(wǎng)絡(luò)等功能。由于它可通過軟件來改變控制過程，而且具有體積小、組裝維護方便、編程簡單、可靠性高、抗干擾能力強等特點，已廣泛應(yīng)用于工業(yè)控制的各個領(lǐng)域，大大推進了機電一體化的進程。plc 的特點可綜述如下： （1）高可靠性 （2）編程簡單，使用方便（可采用梯形圖編程方式，與實際繼電器控制電路非常接近，一般電氣工作者很容易接受） （3）環(huán)境要求低（適用于惡劣的工業(yè)環(huán)境）（4）體積小

23、，重量輕 （5）擴充方便。3.2 plc電梯的缺點 當(dāng)今電梯市場已經(jīng)有多種電梯控制器的設(shè)計方案。但大多數(shù)仍然是采用plc實現(xiàn)電梯的升降控制，但是采用 plc實現(xiàn)電梯控制器的設(shè)計存在大量的缺點。如果采用硬件描述語言來完成電梯控制器的設(shè)計，就可以克服plc電梯的大部分缺點。 目前，在我國國產(chǎn)電梯大部分為繼電器及plc控制方式，繼電器控制系統(tǒng)性能不穩(wěn)定、故障率高，大大降低了電梯的舒適性、可靠性和安全性，經(jīng)常造成停梯，給乘用人員的生活和工作帶來了很多不便， 因而傳統(tǒng)的電梯控制系統(tǒng)（plc）的更新勢在必行。 當(dāng)前電梯發(fā)展的智能化發(fā)方向是ic卡智能電梯，但最終的發(fā)展是聲控智能電梯，ic卡智能電梯plc都需

24、通過外加ic讀卡芯片才能實現(xiàn)，plc單獨是不能實現(xiàn)的，那以后的聲控智能電梯plc就能不能單獨實現(xiàn)，然而我們采用vhdl技術(shù)就可以實現(xiàn)電梯的智能化，節(jié)能，也可以提高電梯的舒適性，可靠性和安全性。3.3 基于eda 技術(shù)的電梯控制設(shè)計方案eda 技術(shù)開發(fā)手段多樣，其中應(yīng)用最為廣泛的就是通過程序?qū)τ布M行開發(fā)，而其中又?jǐn)?shù) vhdl 語言最受設(shè)計者的歡迎。 eda 技術(shù)使得設(shè)計者的工作僅限于利用軟件的方式，即利用硬件描述語言和 eda 軟件來完成對系統(tǒng)硬件功能的實現(xiàn)。近幾年來，硬件描述語言等設(shè)計數(shù)據(jù)格式的逐步標(biāo)準(zhǔn)化，不同設(shè)計風(fēng)格和應(yīng)用的要求導(dǎo)致各具特色的eda 工具被集成在同一個工作站上，從而使eda

25、 框架日趨標(biāo)準(zhǔn)化。vhdl 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進行仿真模擬。vhdl 語言的設(shè)計單元包括實體（entity）、結(jié)構(gòu)體(architecture)、程序包（package）以及配置（configuration）。 初級設(shè)計單元實體（entity）,是設(shè)計的基本模塊和設(shè)計的初級單元，在分層次設(shè)計中，頂層有頂級實體，含在頂級實體中的較低層次的描述為低級實體，靠配置把頂層實體和底層實體連接起來。實體說明中還可以說明數(shù)據(jù)類型、子程序和常量等數(shù)據(jù)信息，實體語句常用于描述設(shè)計常用到的判斷和檢查信息。 次級設(shè)計單元結(jié)構(gòu)體(archite

26、cture)，實體的結(jié)構(gòu)體具有描述實體的行為功能，一個實體可以有多個結(jié)構(gòu)體，一種可能為行為描述，另一種為結(jié)構(gòu)描述。結(jié)構(gòu)體能以行為、數(shù)據(jù)流和結(jié)構(gòu)等多種方式描述實體。 vhdl 語言還包括程序包和配置初級設(shè)計單元。 vhdl 語言的基本術(shù)語往往能體現(xiàn)其嚴(yán)密的邏輯結(jié)構(gòu)： vhdl 語言的基本術(shù)語包括進程（process）、類屬（generic）、屬性（attribute）以及驅(qū)動（drive）。 進程（process）是 vhdl 中的基本執(zhí)行單元，仿真時把所有的操作劃分為單個或多個進程。進程內(nèi)部只含順序執(zhí)行的語句，即一串信號賦值中僅最后的賦值有效。進程內(nèi)不能說明信號，而變量在進程內(nèi)說明。 其具體的

27、流程圖如下圖 所示。設(shè)計思想及模塊化設(shè)計輸入設(shè)計實現(xiàn)設(shè)計仿真器件編程系統(tǒng)測試3.4電梯控制方式選擇3.4.1.內(nèi)部請求優(yōu)先控制方式內(nèi)部請求優(yōu)先控制方式類似于出租車的工作方式，先將車上的人送至目的地，再去載客。作為通用型電梯應(yīng)該服務(wù)于大多數(shù)人，必須考慮電梯對內(nèi)、外請求的響應(yīng)率p： pin = 100%; pout = 0-100%;在內(nèi)部請求優(yōu)先控制方式中，當(dāng)電梯外部人的請求和電梯內(nèi)部人狀態(tài)請求沖突時，外部人的請求信號可能被長時間忽略，因而它不能作為通用型電梯的設(shè)計方案。3.4.2.單向?qū)訉油？刂品绞絾蜗驅(qū)訉油？刂品绞降韧诨疖嚨倪\行方式，遇站即停止、開門。這種方案的優(yōu)點在于“面面俱到”，可以保

28、證所有人的請求都能得到響應(yīng)。然而這樣對電梯的效率產(chǎn)生消極影響：不必要的等待消耗了大量時間，而且電梯的運作與用戶的請求無關(guān)，當(dāng)無請求時電梯也照常跑空車，就浪費了大量電能。對用戶而言，此種控制方式的請求響應(yīng)時間也不是很快。因而這不是理想的方案。3.4.3.方向優(yōu)先控制方式方向優(yōu)先控制是指電梯運行到某一樓層時先考慮這一樓層是否有請求：有，則停止； 無，則繼續(xù)前進。停下后再啟動時，考慮前方上方、或下方是否有請求：有，則繼續(xù)前進；無，則停止；檢測后方是否有請求， 有請求則轉(zhuǎn)向運行， 無請求則維持停止?fàn)顟B(tài)。這種運作方式下，電梯對用戶的請求響應(yīng)率為100%，且響應(yīng)的時間較短。假設(shè)： 電梯每兩層間的運行時間為

29、t ,樓層數(shù)為6, 在每層樓的停止時間為t, 如果每層樓都有請求,則這種控制方式的效率和上面的單向每層停等控制方式的效率一樣, 然而, 當(dāng)不是每層樓都有請求 (假定為只有第6層有請求輸入) 時,上面的方式2(設(shè)為a方式)的響應(yīng)時間t=5*(t + t ) 而方向優(yōu)先控制方式(設(shè)為b方式)對同一請求的響應(yīng)時間t1=5*t 效率比 b/a = 1 + t /t 方向優(yōu)先控制方式的效率遠(yuǎn)大于單向?qū)訉油５瓤刂品绞降男省?而且，方向優(yōu)先控制方式下，電梯在維持停止?fàn)顟B(tài)的時候可以進入省電模式，又能節(jié)省大量電能，本設(shè)計選擇方向優(yōu)先控制方式3.3 總體方案決定本次設(shè)計嘗試用硬件描述語言（vhdl）來實現(xiàn)電梯控

30、制，可進行多層次的邏輯設(shè)計，也可進行仿真驗證、時序分析等以保證設(shè)計的正確。在使用vhdl進行電梯控制器的設(shè)計，主要就是對電梯軟件部分進行設(shè)計，使用vhdl中的邏輯關(guān)系建立電梯的升降模式，開門，關(guān)門達到動作，而外部的硬件設(shè)備基本上保持不變。但是使用vhdl硬件描述語言設(shè)計電梯控制器可以為以后電梯實現(xiàn)智能控制奠定基礎(chǔ)。4 電梯控制器的模塊設(shè)計4.1電梯系統(tǒng)組成電梯方向優(yōu)先控制方式控制系統(tǒng)方框圖4.2 模塊設(shè)計4.2.1. 外部數(shù)據(jù)高速采集模塊設(shè)計對外部信號采集、處理要求電梯控制器： （1）外部請求信號的實時、準(zhǔn)確采集。（2）準(zhǔn)確、實時的捕捉樓層到達信號。（3）有效的防止樓層到達信號、外部請求信號的

31、誤判?？刂破鞑捎胒pga作為系統(tǒng)控制的核心，系統(tǒng)時鐘頻率是32.0000mhz，完全可以滿足實時采集數(shù)據(jù)的要求。由于電路中毛刺現(xiàn)象的存在，信號的純凈度降低，單個的毛刺往往被誤作為系統(tǒng)狀態(tài)轉(zhuǎn)換的觸發(fā)信號，嚴(yán)重影響電梯的正常工作。可以采用多次檢測的方法解決這個問題，對一個信號進行多次采樣以保證信號的可信度。外部請求信號的輸入形式為按鍵輸入，到達樓層信號來自光敏傳感器，關(guān)門中斷信號及超載信號則產(chǎn)生于壓力傳感器。 4.2.2.信號存儲模塊 電梯控制器的請求輸入信號有16個（電梯外有5個上升請求和5個下降請求的用戶輸入斷口，電梯內(nèi)有6個請求用戶輸入斷口），由于系統(tǒng)對內(nèi)、外請求沒有設(shè)置優(yōu)先級，各樓層的內(nèi)、

32、外請求信號被采集后可先進行運算，再存到存儲器內(nèi)。電梯運行過程中，由于用戶的請求信號的輸入是離散的，而且系統(tǒng)對請求的響應(yīng)也是離散的，因此請求信號的存儲要求新的請求信號不能覆蓋原來的請求信號，只有響應(yīng)動作完成后才能清除存儲器內(nèi)對應(yīng)的請求信號位。4.2.3. 基于fpga的中央處理模塊中央數(shù)據(jù)處理模塊是系統(tǒng)的核心，通過對存儲的數(shù)據(jù)（含請求、到達樓層等信號）進行比較、判斷以驅(qū)動系統(tǒng)狀態(tài)的流轉(zhuǎn)。電梯工作過程中共有種狀態(tài)：等待、上升、下降、開門、關(guān)門、停止、休眠、超載報警以及故障報警狀態(tài)。一般情況下，電梯工作起始點是第一層，起始狀態(tài)是等待狀態(tài)，啟動條件是收到上升請求。超載狀態(tài)時電梯關(guān)門動作取消，同時發(fā)出警

33、報，直到警報被清除； 故障時電梯不執(zhí)行關(guān)門動作，同時發(fā)出警報，直到警報被清除（看門狗信號有效的條件是一層樓連續(xù)發(fā)生關(guān)門中斷情況超過3次）。本系統(tǒng)由請求信號啟動，運行中每檢測到一個到達樓層信號，就將信號存儲器的請求信號和樓層狀態(tài)信號進行比較，再參考原方向信號來決定是否停止，轉(zhuǎn)向等動作。4.2.4.信號的輸出、顯示模塊本系統(tǒng)的輸出信號有兩種： 一種是電機的升降控制信號（兩位）和開門/關(guān)門控制信號；另一種是面向用戶的提示信號（含樓層顯示、方向顯示、已接受請求顯示等）。電機的控制信號一般需要兩位，本系統(tǒng)中電機有3種工作狀態(tài)： 正轉(zhuǎn)、反轉(zhuǎn)和停轉(zhuǎn)狀態(tài)。 兩位控制信號作為一個三路開關(guān)的選通信號，此三路開關(guān)選

34、用模擬電子開關(guān)。系統(tǒng)的顯示輸出包括數(shù)碼管樓層顯示、數(shù)碼管請求信號顯示和表征運動方向的箭頭形指示燈的開關(guān)信號。完全可以滿足人們的需要，而且效率比較高本系統(tǒng)具有請求信號顯示功能，結(jié)合方向顯示，可以減少用戶對同一請求的輸入次數(shù)，這樣就延長了電梯按鍵的使用壽命。假如電梯處于向上運動狀態(tài)，初始位置是底層，初始請求是6樓，2樓時進入一人，如果他的目的地也是6樓，他看到初始請求是6樓，就可以不再按鍵。同時，電梯外部的人也可根據(jù)請求信號顯示（上升請求、下降請求、無請求），就可以避免沒必要的重復(fù)請求信號輸入。電梯使用時，系統(tǒng)結(jié)合相應(yīng)的電梯使用規(guī)范。5硬件電路設(shè)計5.1 fpga器件硬件電路5.1.1 選擇所需的

35、fpga 器件選用fpga芯片用于開發(fā)項目時，需要考慮以下幾個因素：(l)器件的資源是否滿足設(shè)計的需要在電子產(chǎn)品的設(shè)計中，首先要考慮的所選器件的邏輯資源量是否滿足本系統(tǒng)功能的實現(xiàn)。因此應(yīng)適當(dāng)?shù)墓罍y一下功能資源以確定使用什么樣的器件。(2)芯片速度隨著可編程邏輯器件集成技術(shù)的不斷提高，fpga的工作速度也在不斷的提高，在對系統(tǒng)的具體設(shè)計中，應(yīng)該對芯片速度的選擇有一定的考慮，芯片的速度也并不是越快越好。速度選擇應(yīng)與所設(shè)計的系統(tǒng)的最高工作速度保持一致。如果使用了速度過高的芯片將會加大電路設(shè)計的難度。這是因為器件的高速性能越好，其對外界微小毛刺信號的反應(yīng)靈敏度也越好，如果電路處理不當(dāng)，或者編程前的配置

36、選擇不當(dāng)，極易使系統(tǒng)處于不穩(wěn)定的工作狀態(tài)。(3)cpld的封裝cpld的封裝形式有很多，同一型號類型的器件可以有多種不同的封裝。常用的是plcc封裝，由于通?？梢员容^方便的買到現(xiàn)成plcc插座，拔插比較方便，故這種封裝比較適用于中小規(guī)模的開發(fā)。確定了系統(tǒng)所需的資源、工作速度以及規(guī)模的大小，就可以選擇cpld器件了。下表為altera器件性能對照表：綜合考慮器件的資源是否滿足設(shè)計的需要，芯片速度，cpld的封裝，所以選用flex6000系列的元件選用flex6000系列管腳i/o數(shù)目滿足應(yīng)用所需的用戶i/o口數(shù)目，并且價格相對低廉，低功耗。flex6000系列期間的特性：特性epf 6016ep

37、f 6016aepf 6024a典型門8000-160008000-1600012000-24000邏輯單元132013201960最大i/o引腳數(shù)目204171218電源電壓5.0v33v3.3v所以選擇epf6016a型號，門數(shù)，引腳數(shù)都夠用電源電壓為3.3v5.1.2 epf6016a器件固定引腳配置管腳：msel1:0 用于選擇配置模式，比如as、ps等。data0 fpga串行數(shù)據(jù)輸入，連接到配置器件的串行數(shù)據(jù)輸出管腳。dclk fpga串行時鐘輸出，為配置器件提供串行時鐘。ncso（i/o） fpga片選信號輸出，連接到配置器件的ncs管腳。asdo（i/o） fpga串行數(shù)據(jù)輸出

38、，連接到配置器件的asdi管腳。nceo 下載鏈期間始能輸出。在一條下載鏈中，當(dāng)?shù)谝粋€器件配置完成后，此信號將始能下一個器件開始進行配置。下載鏈上最后一個器件的nceo懸空。nce 下載鏈器件始能輸入，連接到上一個器件的nceo，下載鏈的最后一個器件nce接地。ncnfig 用戶模式配置起始信號。nstatus 配置狀態(tài)信號。conf_done 配置結(jié)束信號。電源管腳：vccint 內(nèi)核電壓（供電電壓）。 epf6016a 供電電壓為3.3vvccio 端口電壓。一般為3.3v，還可以支持多種電壓，5v、1.8v、1.5vvref 參考電壓gnd 信號地 vccpd 用于 尋則驅(qū)動vccsel

39、 用于控制配置管腳和pll相關(guān)的輸入緩沖電壓其他管腳：prosel 上電復(fù)位選項clkusr 這個腳就只可以作為用戶提供的初始化時鐘輸入腳。init_done i/o 腳或漏極開路的輸出腳。51.3 用戶i/o管腳分配管腳定義管腳定義71時鐘信號clk48門內(nèi)三層請求d365超載 full49門內(nèi)四層請求d466提前關(guān)門 quick50門內(nèi)五層請求d567關(guān)門中斷 de51門內(nèi)六層請求d668排除故障 clr39到達一層信號g11門外一層上請求c_u140到達二層信號g22門外二層上請求c_u241到達三層信號g310門外三層上請求c_u342到達四層信號g411門外四層上請求c_u443到達

40、五層信號g512門外五層上請求c_u544到達六層信號g614門外二層下請求c_d2113顯示門外一層上請求led_c_u115門外三層下請求c_d3115顯示門外二層上請求led_c_u216門外四層下請求c_d4116顯示門外三層上請求led_c_u321門外五層下請求c_d5118顯示門外四層上請求led_c_u422門外六層下請求c_d6119顯示門外五層上請求led_c_u546門內(nèi)一層請求d1121顯示門外二層下請求led_c_d247門內(nèi)二層請求d2122顯示門外三層下請求led_c_d358顯示樓層液晶顯示124顯示門外四層下請求led_c_d459顯示樓層液晶顯示95顯示門外

41、五層下請求led_c_d560顯示樓層液晶顯示96顯示門外六層下請求led_c_d661顯示樓層液晶顯示106顯示門內(nèi)一層請求led_d_d162顯示樓層液晶顯示107顯示門內(nèi)二層請求led_d_d263顯示樓層液晶顯示108顯示門內(nèi)三層請求led_d_d364顯示樓層液晶顯示109顯示門內(nèi)四層請求led_d_d487門開關(guān)信號110顯示門內(nèi)五層請求led_d_d586門開關(guān)信號112顯示門內(nèi)六層請求led_d_d688電梯運行信號82顯示電梯上升ud193電梯運行信號83顯示電梯下降ud272超載報警81看門狗報警以上就是電梯fpga用戶端口的分配5.1.4 fpga jtag接口及配置芯片

42、接法fpga器件有三類配置下載方式：主動配置方式（as）和被動配置方式（ps）和最常用的(jtag)配置方式。 as由fpga器件引導(dǎo)配置操作過程，它控制著外部存儲器和初始化過程，epcs系列.如epcs1,epcs4配置器件專供as模式，使用altera串行配置器件來完成。配置數(shù)據(jù)通過data0引腳送入 fpga。配置數(shù)據(jù)被同步在dclk輸入上，1個時鐘周期傳送1位數(shù)據(jù)。ps則由外部計算機或控制器控制配置過程。通過加強型配置器件（epc16，epc8，epc4）等配置器件來完成，在ps配置期間，配置數(shù)據(jù)從外部儲存部件，通過data0引腳送入fpga。配置數(shù)據(jù)在dclk上升沿鎖存，1個時鐘周期

43、傳送1位數(shù)據(jù)。jtag接口是一個業(yè)界標(biāo)準(zhǔn),主要用于芯片測試等功能,使用ieee std 1149.1聯(lián)合邊界掃描接口引腳，支持jam stapl標(biāo)準(zhǔn)，可以使用altera下載電纜或主控器來完成。本設(shè)計采用jtag接口配置，通過byteblaster 電纜直接編程到器件中。該系列產(chǎn)品的配置信息是存放在芯片內(nèi)的sram中，當(dāng)?shù)綦姾?，配置信息將全部丟失，所以這些配置信息需要存放在其它eprom中，altera公司提供了與該系列芯片配套使用的eprom。所以對芯片的編程就是對eprom的編程，芯片開始工作時，進入命令狀態(tài)，在該狀態(tài)將配置信息從eprom中讀到自己的sram中，然后進入用戶狀態(tài)，在用戶狀

44、態(tài)器件就可以按照配置的功能進行工作，整個配置過程全部自動進行，也可以靠外部邏輯控制進行，時鐘可由器件自己提供，也可由外部時鐘控制。所以整個器件只要更換eprom中的配置信息就可以更換功能，其靈活性是不言而喻的。該器件有如下配置方式：主動串行配置（as）主動并行升址和降址配置（apu/apd）被動并行同步配置（pps）被動并行異步配置（ppa）被動串行配置（ps）采用主動串行配置（as）該配置使用altera公司提供的配置eprom（如epc1213）作為器件的配置數(shù)據(jù)源，配置eprom以串行位流（bit-stream）方式向器件提供。綜上所述epf6016配置采用jtag接口配置，通過byte

45、blaster 電纜直接編程到器件中fpga的配置芯片選擇的是epc1。5.2電源設(shè)計由于epf的vccint輸入電壓為3.3v，并且使用光電隔離開關(guān)，所以應(yīng)該設(shè)計5v和3.3v直流穩(wěn)定電壓源 ，還有12v直流穩(wěn)定電壓源。5.2.1 5v和12v電源設(shè)計 直流穩(wěn)壓電源的工作電路，傳統(tǒng)方式采用分立元件構(gòu)成，目前均采用集成三端穩(wěn)壓器7805，7812構(gòu)成。集成三端穩(wěn)壓器因其穩(wěn)壓精度高、工作穩(wěn)定可靠、外圍電路簡單、容易設(shè)計和制作、體積小、重量輕、成本低、維修簡單等優(yōu)點，所以在各種電源電路中得到了普遍的應(yīng)用。ic采用集成三端穩(wěn)壓器7805，7812c1、c2,c5、c6為輸入端端濾波電容，c3、c4,

46、c7、c8為輸出端端濾波電容，以上第一個圖為例：變壓器t0將交流電網(wǎng)220v的電壓vl變?yōu)樗枰慕涣麟妷簐2，然后通過全波整流將交流電壓v2變成脈動的直流電壓。通過整流后，電源的脈動成分較大。濾波電路的作用就是在降低整流后輸出電壓中的脈動成分的同時，盡量保持其中的直流成分。一般典型而有效的濾波電路就是使用電容濾波、電感濾波，利用電抗元件在電路中有儲能的作用，濾去電源中的脈動成分，從而得到比較平滑的電源波形。若將電容與電感合理的安排在電路中，則可以有效的降低交流成分，保持直流成分。由于此脈動的直流電壓還含有較大的紋波，必須通過濾波電容cl，c2加以濾除，從而得到平滑的直流電壓vi。但這樣的電壓

47、還隨電網(wǎng)電壓波動(一般有10左右的波動)、負(fù)載和溫度的變化而變化。因而在全波整流、濾波之后，還需接入集成三端穩(wěn)壓器進行穩(wěn)壓，使輸出的直流電壓能穩(wěn)定在vo=+5v。根據(jù)設(shè)計要求，圖中需要計算的參數(shù)有：變壓器副邊繞組的交流電壓有效值v2，整流元件的參數(shù)，電容c1、c2的數(shù)值集成三端穩(wěn)壓器的選用。對所需要計算的參數(shù)逐一進行計算：(1) 確定電容c1，c2 因為在使用三端穩(wěn)壓器時，為了保證穩(wěn)壓性能，輸入端和輸出端間電位差至少應(yīng)在2v以上，當(dāng)然也不能太大，以減少器件功耗和避免器件損壞，一般對輸出電壓不大于18v的穩(wěn)壓器，輸入電壓應(yīng)小于35v。按輸出電流應(yīng)有10 的余量， 通過計算，10ms為交流電網(wǎng)電壓

48、周期的一半vi min=7.3v，求得 c1 =220uf c2=100nf(2) 確定電壓v2，可用下式進行計算： 通過計算，得：v2=99v。為了留有一定裕量，取v2=105v。(2)整流元件的參數(shù)反向耐壓 橋式整流電路中，每個整流二極管在交流電網(wǎng)電壓最高時承受的最大反向峰值電壓為vrm= 163v為了安全，整流管的反向耐壓應(yīng)當(dāng)比上述值大50以上，因此選擇整流管時，其反向耐壓應(yīng)按下式考慮： vrm25v （3）三端穩(wěn)壓器的選用78系列集成三端穩(wěn)壓器按最大輸出電流的不同，每個系列又分為若干檔，例如，78s(iomax=2a)，78c(io max=15a)，78ac(io max=1a)，7

49、8m(io max=05a)，78l(io max=01a)，由于各生產(chǎn)廠所用分檔符號可能不一致，因此，在選用集成三端穩(wěn)壓器時應(yīng)注意產(chǎn)品說明。根據(jù)要求，選擇78ac集成三端穩(wěn)壓器可滿足要求。另外，集成三端穩(wěn)壓器在輸出電流較大時，應(yīng)配上散熱器。散熱器以叉指型散熱器為佳。 5.2.2 3.3v電源設(shè)計1117是一個低壓差電壓調(diào)節(jié)器系列。其壓差在1.2v輸出，負(fù)載電流為800ma時為1.2v。它與國家半導(dǎo)體的工業(yè)標(biāo)準(zhǔn)器件lm317有相同的管腳排列。lm1117有可調(diào)電壓的版本，通過2個外部電阻可實現(xiàn)1.2513.8v輸出電壓范圍。另外還有5個固定電壓輸出（1.8v、2.5v、2.85v、3.3v和5

50、v）的型號。 lm1117提供電流限制和熱保護。電路包含1個齊納調(diào)節(jié)的帶隙參考電壓以確保輸出電壓的精度在1%以內(nèi)。lm1117系列具有l(wèi)lp、to-263、sot-223、to-220和to-252 d-pak封裝。輸出端需要一個至少10uf的鉭電容來改善瞬態(tài)響應(yīng)和穩(wěn)定性。特性 提供1.8v、2.5v、2.85v、3.3v、5v和可調(diào)電壓的型號 節(jié)省空間的sot-223和llp封裝 電流限制和熱保護功能 輸出電流可達800ma 線性調(diào)整率：0.2% (max) 負(fù)載調(diào)整率：0.4% (max) 溫度范圍lm1117：0125 lm1117i：-401255.3開關(guān)請求信號設(shè)計光電耦合器是以光為

51、媒介傳輸電信號的一種電一光一電轉(zhuǎn)換器件。它由發(fā)光源和受光器兩部分組成。把發(fā)光源和受光器組裝在同一密閉的殼體內(nèi)，彼此間用透明絕緣體隔離。發(fā)光源的引腳為輸入端，受光器的引腳為輸出端，常見的發(fā)光源為發(fā)光二極管，受光器為光敏二極管、光敏三極管等等。光電耦合器的種類較多，常見有光電二極管型、光電三極管型、光敏電阻型、光控晶閘管型、光電達林頓型、集成電路型等。在光電耦合器輸入端加電信號使發(fā)光源發(fā)光，光的強度取決于激勵電流的大小，此光照射到封裝在一起的受光器上后，因光電效應(yīng)而產(chǎn)生了光電流，由受光器輸出端引出，這樣就實現(xiàn)了電一光一電的轉(zhuǎn)換。 5.4樓層顯示到達樓層顯示要選用led數(shù)碼管顯示器。數(shù)碼管按段數(shù)分為

52、七段數(shù)碼管和八段數(shù)碼管，八段數(shù)碼管比七段數(shù)碼管多一個發(fā)光二極管單元（多一個小數(shù)點顯示）；按能顯示多少個“8”可分為1位、2位、4位等等數(shù)碼管；按發(fā)光二極管單元連接方式分為共陽極數(shù)碼管和共陰極數(shù)碼管。共陽數(shù)碼管是指將所有發(fā)光二極管的陽極接到一起形成公共陽極(com)的數(shù)碼管。共陽數(shù)碼管在應(yīng)用時應(yīng)將公共極com接到+5v，當(dāng)某一字段發(fā)光二極管的陰極為低電平時，相應(yīng)字段就點亮。當(dāng)某一字段的陰極為高電平時，相應(yīng)字段就不亮。共陰數(shù)碼管是指將所有發(fā)光二極管的陰極接到一起形成公共陰極(com)的數(shù)碼管。共陰數(shù)碼管在應(yīng)用時應(yīng)將公共極com接到地線gnd上，當(dāng)某一字段發(fā)光二極管的陽極為高電平時，相應(yīng)字段就點亮。

53、當(dāng)某一字段的陽極為低電平時，相應(yīng)字段就不亮。數(shù)碼管要正常顯示，就要用驅(qū)動電路來驅(qū)動數(shù)碼管的各個段碼，從而顯示出我們要的數(shù)字，因此根據(jù)數(shù)碼管的驅(qū)動方式的不同，可以分為靜態(tài)式和動態(tài)式兩類。靜態(tài)顯示驅(qū)動：靜態(tài)驅(qū)動也稱直流驅(qū)動。靜態(tài)驅(qū)動是指每個數(shù)碼管的每一個段碼都由一個i/o端口進行驅(qū)動，或者使用如bcd碼二-十進制譯碼器譯碼進行驅(qū)動。靜態(tài)驅(qū)動的優(yōu)點是編程簡單，顯示亮度高，缺點是占用i/o端口多，如驅(qū)動5個數(shù)碼管靜態(tài)顯示則需要5840根i/o端口來驅(qū)動，實際應(yīng)用時必須增加譯碼驅(qū)動器進行驅(qū)動，增加了硬件電路的復(fù)雜性。6 vhd語言設(shè)計電梯控制器可以通過多種方法進行設(shè)計，其中采用狀態(tài)機來實現(xiàn)，思路比較清晰

54、?？梢詫㈦娞莸却拿棵腌娨约伴_門，關(guān)門都看成一個獨立的狀態(tài)。由于電梯又是每秒上升或下降一層，所以就可以通過一個統(tǒng)一的周期的時鐘來觸發(fā)狀態(tài)機。6.1狀態(tài)機設(shè)計介紹有限狀態(tài)機（finite state machine，簡稱fsm）是一類很重要的時序電路，是許多數(shù)字系統(tǒng)的核心部件，也是實時系統(tǒng)設(shè)計中的一種數(shù)學(xué)模型，是一種重要的、易于建立的、應(yīng)用比較廣泛的、以描述控制特性為主的建模方法，它可以應(yīng)用于從系統(tǒng)分析到設(shè)計的所有階段。有限狀態(tài)機的優(yōu)點在于簡單易用，狀態(tài)間的關(guān)系清晰直觀。建立有限狀態(tài)機主要有兩種方法：“狀態(tài)轉(zhuǎn)移圖”和“狀態(tài)轉(zhuǎn)移表”。標(biāo)準(zhǔn)狀態(tài)機通常可分為moore和mealy兩種類型。6.1.1狀

55、態(tài)機的基本結(jié)構(gòu)和功能狀態(tài)機的基本結(jié)構(gòu)如圖1所示。除了輸人信號、輸出信號外，狀態(tài)機還包含一組寄存器記憶狀態(tài)機的內(nèi)部狀態(tài)。狀態(tài)機寄存器的下一個狀態(tài)及輸出，不僅同輸入信號有關(guān)，而且還與寄存器的當(dāng)前狀態(tài)有關(guān)，狀態(tài)機可以認(rèn)為是組合邏輯和寄存器邏輯的特殊組合。它包括兩個主要部分：即組合邏輯部分和寄存器。組合邏輯部分又可分為狀態(tài)譯碼器和輸出譯碼器，狀態(tài)譯碼器確定狀態(tài)機的下一個狀態(tài)，即確定狀態(tài)機的激勵方程，輸出譯碼器確定狀態(tài)機的輸出，即確定狀態(tài)機的輸出方程。寄存器用于存儲狀態(tài)機的內(nèi)部狀態(tài)。狀態(tài)譯碼器狀態(tài)寄存器 輸出譯碼器 組合邏輯圖2.1狀態(tài)機的基本結(jié)構(gòu)狀態(tài)機的基本操作有兩種：1）狀態(tài)機的內(nèi)部狀態(tài)轉(zhuǎn)換。狀態(tài)機

56、經(jīng)歷一系列狀態(tài)，下一狀態(tài)由狀態(tài)譯碼器根據(jù)當(dāng)前狀態(tài)和輸入條件決定。2）產(chǎn)生輸出信號序列。輸出信號由輸出譯碼器根據(jù)當(dāng)前狀態(tài)和輸入條件確定。用輸入信號決定下一狀態(tài)也稱為“轉(zhuǎn)移”。除了轉(zhuǎn)移之外，復(fù)雜的狀態(tài)機還具有重復(fù)和歷程功能。從一個狀態(tài)轉(zhuǎn)移到另一狀態(tài)稱為控制定序，而決定下一狀態(tài)所需的邏輯稱為轉(zhuǎn)移函數(shù)。在數(shù)字系統(tǒng)中那些輸出取決于過去的輸入和當(dāng)前的輸入的部分都可以作為有限狀態(tài)機。有限狀態(tài)機的全部“歷史”都反映在當(dāng)前狀態(tài)上。當(dāng)給fsm一個新的輸入時，它就會產(chǎn)生一個輸出。輸出由當(dāng)前狀態(tài)和輸入共同決定，同時fsm也會轉(zhuǎn)移到下一個新狀態(tài)，也是隨著fsm的當(dāng)前狀態(tài)和輸入而定。fsm中，其內(nèi)部狀態(tài)存放在寄存器中，下一狀態(tài)的值由狀態(tài)譯碼器中的一個組合邏輯轉(zhuǎn)移函數(shù)產(chǎn)生，狀態(tài)機的輸出由另一個組合邏輯輸出函數(shù)產(chǎn)生。建立有限狀態(tài)機主要有兩種方法：狀態(tài)轉(zhuǎn)移圖（狀態(tài)圖）和