集成電路CMOS題庫

1、一、選擇題1.GordonMoore在1965年預(yù)言:每個(gè)芯片上晶體管的數(shù)目將每個(gè)月翻一番。（B）A.12B.18C.20D.242. MOS管的小信號(hào)輸出電阻是由MOS管的效應(yīng)產(chǎn)生的。（C）A. 體B.襯偏C.溝長調(diào)制D.亞閾值導(dǎo)通3. 在CMOS模擬集成電路設(shè)計(jì)中，我們一般讓MOS管工作在區(qū)。（D）A.亞閾值區(qū)B.深三極管區(qū)C.三極管區(qū)D.飽和區(qū)4.MOS管一旦出現(xiàn)現(xiàn)象，此時(shí)的MOS管將進(jìn)入飽和區(qū)。（A）A.夾斷B.反型C.導(dǎo)電D.耗盡5.表征了MOS器件的靈敏度。（C）A.B.C.D.6. Cascode放大器中兩個(gè)相同的NMOS管具有不相同的。 （B）A.B.C.D.7. 基本差分對(duì)電

2、路中對(duì)共模增益影響最顯著的因素是。（C）A.尾電流源的小信號(hào)輸出阻抗為有限值B.負(fù)載不匹配C.輸入MOS不匹配D.電路制造中的誤差8. 下列電路不能能使用半邊電路法計(jì)算差模增益。 （ C ）A. 二極管負(fù)載差分放大器B.電流源負(fù)載差分放大器C.有源電流鏡差分放大器D.Cascode負(fù)載Casocde差分放大器9.鏡像電流源一般要求相同的。 （ D ）A.制造工藝 B.器件寬長比 C.器件寬度W D.器件長度L10. NMOS管的導(dǎo)電溝道中依靠導(dǎo)電。（ ）A. 電子B.空穴C.正電荷D.負(fù)電荷11.下列結(jié)構(gòu)中密勒效應(yīng)最大的是。（A）A.共源級(jí)放大器B.源級(jí)跟隨器C.共柵級(jí)放大器D.共源共柵級(jí)放大

3、器12. 在NMOS中，若會(huì)使閾值電。（A）A.增大B.不變C.減小D.可大可小13.模擬集成電路設(shè)計(jì)中可使用大信號(hào)分析方法的是。（C）A.增益B.輸出電阻C.輸出擺幅D.輸入電阻14.模擬集成電路設(shè)計(jì)中可使用小信號(hào)分析方法的是。（A）A.增益B.電壓凈空C.輸出擺幅D.輸入偏置15.下圖中，其中電壓放大器的增益為-A，假定該放大器為理想放大器。請(qǐng)計(jì)算該電路的等效輸入電阻為。 （）第15題A. B. C.D.16.不能直接工作的共源極放大器是共源極放大器。（C）A.電阻負(fù)載B.二極管連接負(fù)載C.電流源負(fù)載D.二極管和電流源并聯(lián)負(fù)載17.模擬集成電路設(shè)計(jì)中的最后一步是。（B）A.電路設(shè)計(jì)B.版圖

4、設(shè)計(jì)C.規(guī)格定義D.電路結(jié)構(gòu)選擇18.在當(dāng)今的集成電路制造工藝中，工藝制造的IC在功耗方面具有最大的優(yōu)勢(shì)。（B）A.MOSB.CMOSC.BipolarD.BiCMOS19.PMOS管的導(dǎo)電溝道中依靠導(dǎo)電。（B）B. 電子B.空穴C.正電荷D.負(fù)電荷20.電阻負(fù)載共源級(jí)放大器中，下列措施不能提高放大器小信號(hào)增益的是。（D）A.增大器件寬長比B.增大負(fù)載電阻C.降低輸入信號(hào)直流電平D.增大器件的溝道長度L21.下列不是基本差分對(duì)電路中尾電流的作用的是。（D）A.為放大器管提供固定偏置B.為放大管提供電流通路C.減小放大器的共模增益D.提高放大器的增益22.共源共柵放大器結(jié)構(gòu)的一個(gè)重要特性就是輸出

5、阻抗。（D）A.低B.一般C.高D.很高23.MOS管的漏源電流受柵源過驅(qū)動(dòng)電壓控制，我們定義來表示電壓轉(zhuǎn)換電流的能力。（A）A.跨導(dǎo)B.受控電流源C.跨阻D.小信號(hào)增益24.MOS管漏電流的變化量除以柵源電壓的變化量是。（C）A.電導(dǎo)B.電阻C.跨導(dǎo)D.跨阻25.隨著微電子工藝水平提高,特征尺寸不斷減小,這時(shí)電路的工作電壓會(huì)（ D）A.不斷提高B.不變C.可大可小D.不斷降低26.工作在飽和區(qū)的MOS管，可以被看作是一個(gè)。（B）A.恒壓源B.電壓控制電流源C.恒流源D.電流控制電壓源27.模擬集成電路設(shè)計(jì)中的第一步是。（C）A.電路設(shè)計(jì)B.版圖設(shè)計(jì)C.規(guī)格定義D.電路結(jié)構(gòu)選擇28.NMOS管

6、中，如果VB變得更負(fù)，則耗盡層。（C）A.不變B.變得更窄C.變得更寬D.幾乎不變29.模擬集成電路設(shè)計(jì)中的最后一步是。（B）A.電路設(shè)計(jì)B.版圖設(shè)計(jì)C.規(guī)格定義D.電路結(jié)構(gòu)選擇30.不能直接工作的共源極放大器是（ C ）共源極放大器。A.電阻負(fù)載B.二極管連接負(fù)載C.電流源負(fù)載D.二極管和電流源并聯(lián)負(fù)載31.采用二極管連接的CMOS，因漏極和柵極電勢(shì)相同，這時(shí)晶體管總是工作在 。 （ ）A.線性區(qū) B.飽和區(qū) C.截止區(qū) D.亞閾值區(qū)32.對(duì)于MOS管，當(dāng)W/L保持不變時(shí)，MOS管的跨導(dǎo)隨過驅(qū)動(dòng)電壓的變化是 。 （ ）A.單調(diào)增加 B.單調(diào)減小 C.開口向上的拋物線 D.開口向下的拋物線33

7、.對(duì)于MOS器件,器件如果進(jìn)入三極管區(qū)(線性區(qū)), 跨導(dǎo)將 。 （ ） .增加 B.減少 C.不變 D.可能增加也可能減小34. 采用PMOS二極管連接方式做負(fù)載的NMOS共源放大器，下面說法正確的是 。 （ ）A.PMOS和NMOS都存在體效應(yīng)，電壓放大系數(shù)與NMOS和PMOS的寬長比有關(guān)。BPMOS和NMOS都存在體效應(yīng)，電壓放大系數(shù)與NMOS和PMOS的寬長比無關(guān)。C.PMOS和NMOS不存在體效應(yīng)，電壓放大系數(shù)與NMOS和PMOS的寬長比無關(guān)。DPMOS和NMOS不存在體效應(yīng)，電壓放大系數(shù)與NMOS和PMOS的寬長比有關(guān)。35. 在W/L保持不變的情況下，跨導(dǎo)隨過驅(qū)動(dòng)電壓和漏電流變化的

8、關(guān)系是 （ ）A.跨導(dǎo)隨過驅(qū)動(dòng)電壓增大而增大，跨導(dǎo)隨漏電流增大而增大。B.跨導(dǎo)隨過驅(qū)動(dòng)電壓增大而增大，跨導(dǎo)隨漏電流增大而減小。C.跨導(dǎo)隨過驅(qū)動(dòng)電壓增大而減小，跨導(dǎo)隨漏電流增大而增大。D.跨導(dǎo)隨過驅(qū)動(dòng)電壓增大而減小，跨導(dǎo)隨漏電流增大而減小。36.和共源極放大器相比較, 共源共柵放大器的密勒效應(yīng)要 。 （ ）A.小得多 B.相當(dāng) C.大得多 D.不確定37. MOSFETs的閾值電壓具有 溫度特性。 （ ）A.零 B.負(fù) C.正 D.可正可負(fù)。38.在差分電路中,可采用恒流源替換”長尾”電阻.這時(shí)要求替換”長尾”的恒流源的輸出電阻 。 （ ）A越高越好 B.越低越好 C.沒有要求 D.可高可低39

9、.MOS器件中，保持VDS不變，隨著VGS的增加，MOS器件 。（ ）A.從飽和區(qū)線性區(qū)截止區(qū) B.從飽和區(qū)截止區(qū)線性區(qū)C.從截止區(qū)飽和區(qū)線性區(qū) D. 從截止區(qū)線性區(qū)飽和區(qū)40.對(duì)于共源共柵放大電路, 如果考慮器件的襯底偏置效應(yīng), 則電壓增益會(huì)（ ）A.增大 B.不變 C.減小 D.可能增大也可能減小41.在當(dāng)今的集成電路制造工藝中， 工藝制造的IC在功耗方面具有最大的優(yōu)勢(shì)。 （ ）A.MOS B.CMOS C.Bipolar D.BiCMOS42. 保證溝道寬度不變的情況下，采用電流源負(fù)載的共源級(jí)為了提高電壓增益，可以 。 （）A.減小放大管的溝道長度，減小負(fù)載管的溝道長度；B. 減小放大管

10、的溝道長度，增加負(fù)載管的溝道長度；C. 增加放大管的溝道長度，減小負(fù)載管的溝道長度；D. 增加放大管的溝道長度，增加負(fù)載管的溝道長度。43. 隨著微電子工藝水平提高,特征尺寸不斷減小,這時(shí)電路的工作電壓會(huì) 。 （ ） A.不斷提高 B.不變 C.可大可小 D.不斷降低44. NMOS管中，如果VB電壓變得更負(fù)，則耗盡層 。 （ ）A.不變 B.變得更窄 C.變得更寬 D.幾乎不變 45. 在CMOS差分輸入級(jí)中, 下面的做法哪個(gè)對(duì)減小輸入失調(diào)電壓有利 （ ）A.減小有源負(fù)載管的寬長比 B.提高靜態(tài)工作電流.C.減小差分對(duì)管的溝道長度和寬度 D.提高器件的開啟(閾值)電壓二、簡(jiǎn)答題1. CMOS

11、模擬集成電路中，PMOS管的襯底應(yīng)該如何連接？為什么？（5分）解：在CMOS工藝中，由于PMOS管做在N型的“局部襯底”也就是N阱里面，因此PMOS管的局部襯底接局部高電位。2. 什么是N阱？（5分）解：CMOS工藝中，PMOS管與NMOS管必須做在同一襯底上，若襯底為P型，則PMOS管要做在一個(gè)N型的“局部襯底”上，這塊與襯底摻雜類型相反的N型“局部襯底”叫做N阱。3.解釋什么叫溝道長度調(diào)制效應(yīng)？（5分）解：MOS晶體管存在速度飽和效應(yīng)。器件工作時(shí)，當(dāng)漏源電壓增大時(shí)，實(shí)際的反型層溝道長度逐漸減小，即溝道長度是漏源電壓的函數(shù)，這一效應(yīng)稱為“溝道長度調(diào)制效應(yīng)”4.何謂MOS管的跨導(dǎo)？寫出NMOS

12、管在不同工作區(qū)域中的跨導(dǎo)表達(dá)式。（10分）解：漏電流的變化量除以柵源電壓的變化量稱之為跨導(dǎo)。放大區(qū)： 飽和區(qū)：截止區(qū)：電流為0無跨導(dǎo)5.IC設(shè)計(jì)常用軟件有哪些？（10分）解：Cadence、Mentor Graphics和Synopsys6.CMOS模擬集成電路中，NMOS管的襯底應(yīng)該如何連接？為什么？（5分）解：NMOS襯底接最低電位；目的是為了讓襯底PN結(jié)反偏，限制載流子只在溝道里流動(dòng)。7.簡(jiǎn)單說明模擬集成電路芯片一般的設(shè)計(jì)流程。（5分）8.何謂MOS管的跨導(dǎo)？寫出PMOS管在不同工作區(qū)域中的跨導(dǎo)表達(dá)式。（10分）解：漏電流的變化量除以柵源電壓的變化量稱之為跨導(dǎo)。放大區(qū):gm=p 飽和區(qū);

13、 截止區(qū)：電流為0無跨導(dǎo) 9.以NMOS為例，忽略高階效應(yīng)，寫出器件工作的三個(gè)狀態(tài)的條件，并寫出三個(gè)狀態(tài)下的I-V特性方程，推導(dǎo)不同工作狀態(tài)下的跨導(dǎo)表達(dá)式。（10分） 解：其各段工作情況為：當(dāng)VGS-VTH 0 時(shí)，管子導(dǎo)通，此時(shí)，若VDSVGS-VTH 時(shí)，管子處于飽和區(qū)，漏電流基本保持不變。 線性區(qū)： m 飽和區(qū)： 10.簡(jiǎn)單描述N阱CMOS工藝的主要流程步驟，畫出N阱CMOS工藝下的CMOS器件剖面示意圖。（10分）解：主要工藝流程步驟為： 晶圓準(zhǔn)備；雜質(zhì)注入擴(kuò)散；氧化；光刻；腐蝕；淀積；CMOS器件剖面示意圖為：11.分析差分電路中器件不匹配對(duì)差分對(duì)性能所造成的影響。（5分）12. 給

14、出下圖電路中的Vout表達(dá)式。（R1=R2）(5分)13. 寫出NMOS管構(gòu)成的基本電流鏡在忽略溝道長度調(diào)制情況下的輸出電流和參考電流的關(guān)系式。(5分)解： NMOS管構(gòu)成的基本電流鏡 Iout/Iref=(w/l)2/(w/l)114. 圖(a)是什么結(jié)構(gòu)?圖(b)忽略了溝道調(diào)制效應(yīng)和體效應(yīng)。如果體效應(yīng)不能忽略，請(qǐng)畫出Vin和Vout的關(guān)系曲線，并出解釋。(10分)15. 畫出下圖的小信號(hào)等效電路，推導(dǎo)Rin的表達(dá)式。(10分)16. 什么是體效應(yīng)？體效應(yīng)會(huì)對(duì)電路產(chǎn)生什么影響？（5分）解：理想情況下是假設(shè)晶體管的襯底和源是短接的，實(shí)際上兩者并不一定電位相同，當(dāng)VB 變得更負(fù)時(shí)，VTH增加，這

15、種效應(yīng)叫做體效應(yīng)。體效應(yīng)會(huì)改變晶體管的閾值電壓。17. 帶有源極負(fù)反饋的共源極放大電路相對(duì)于基本共源極電路有什么優(yōu)點(diǎn)？（10分）解：由帶有源極負(fù)反饋的共源極放大電路的等效跨導(dǎo)表達(dá)式 得，若RS1/gm，則Gm1/RS， 所以漏電流是輸入電壓的線性函數(shù)。所以相對(duì)于基本共源極電路，帶有源極負(fù)反饋的共源極放大電路具有更好的線性。三、計(jì)算題1. MOS管的跨導(dǎo)對(duì)于由MOS管構(gòu)成的電路性能有重大的影響，試分析以下三種情況，跨導(dǎo)隨著某一個(gè)參數(shù)變化，而其他參數(shù)保持恒定時(shí)的特性，畫出相應(yīng)曲線（1） W/L不變時(shí)，gm與(VGS-VTH)的變化曲線；（2） W/L不變時(shí)，gm與ID的變化曲線；（3）ID不變時(shí)，

16、gm與(VGS-VTH)的變化曲線。（共15分）2. 對(duì)于下圖所示的兩個(gè)電路，分別求解并畫出IX和晶體管跨導(dǎo)關(guān)于VX的函數(shù)曲線草圖，VX從0變化到1.5V。（20分）圖（a） 圖（b）解：3.下圖是哪種類型的放大器？有哪些優(yōu)點(diǎn)？寫出其增益表達(dá)式。其中（15分）第1題4.畫出帶隙基準(zhǔn)的構(gòu)成原理框圖，說明帶隙的含義，并設(shè)計(jì)一個(gè)帶隙基準(zhǔn)實(shí)現(xiàn)電路。（20分）解：帶隙基準(zhǔn)的構(gòu)成原理圖如下圖所示：它是利用VBE 的負(fù)溫度系數(shù)和Vt 的正溫度系數(shù)相結(jié)合，從而實(shí)現(xiàn)0溫度系數(shù)的電壓參考。 根據(jù)以上原理圖，可以得到，因?yàn)樵谑覝叵?然而，我們可以令，選擇使得 , 也就是即可得到零溫度系數(shù)， 則此時(shí),剛好等于硅的帶隙能量