雙端口存儲(chǔ)器原理實(shí)驗(yàn).docx

1、華中科技大學(xué)實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)名稱(chēng)雙端口存儲(chǔ)器原理實(shí)驗(yàn)成績(jī)實(shí)驗(yàn)日期第2次試驗(yàn)指導(dǎo)老師陳國(guó)平專(zhuān)業(yè)計(jì)科班號(hào)組別學(xué)生姓名同組學(xué)生一、實(shí)驗(yàn)?zāi)康?. 了解雙端口靜態(tài)存儲(chǔ)器 IDT7132 的工作特性及其使用方法2. 了解半導(dǎo)體存儲(chǔ)器怎樣存儲(chǔ)和讀取數(shù)據(jù)。3. 了解雙端口存儲(chǔ)器怎樣并行讀寫(xiě)，并分析沖突產(chǎn)生的情況。二、實(shí)驗(yàn)電路數(shù)據(jù)顯示燈指令顯示燈RAM-BUS#D7D6D5D4D3D2D1D0I7 I6 I5 I4 I3 I2 I1 I0OER#(GND)LR/W#雙端口存儲(chǔ)器RRW(Vcc)T2（IDT 7132 ）CEL#CER#地址顯示地址顯示LDAR#A7A6A5 A4A3A2A1A0PC7 . .PC0L

2、DPC#AR+1AR（74LS163）PC（74LS163）PC+1T2T2三態(tài)門(mén)（ 244）SW7. .SW0數(shù)據(jù)開(kāi)關(guān)圖3.2 雙端口存儲(chǔ)器實(shí)驗(yàn)電路圖圖 3.2 示出了雙端口存儲(chǔ)器的實(shí)驗(yàn)電路圖。 這里使用一片 IDT7132（20488 位），兩個(gè)端口的地址輸入 A8A10 引腳接地，因此實(shí)際使用的存儲(chǔ)容量為 256 字節(jié)。左端口的數(shù)據(jù)輸出接數(shù)據(jù)總線(xiàn)DBUS，右端口的數(shù)據(jù)輸出端接指令總線(xiàn)IBUS。IDT7132 有六個(gè)控制引腳： CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。CEL#、LR/W#、OEL#控制左端口讀、寫(xiě)操作； CER#、RR/W#、OER#控制右端口的讀寫(xiě)

3、操作。 CEL#為左端口選擇引腳，低電平有效；當(dāng) CEL#1 時(shí)，禁止對(duì)左端口的讀、寫(xiě)操作。 LR/W#控制對(duì)左端口的讀寫(xiě)。 當(dāng) LR/W#=1時(shí)，左端口進(jìn)行讀操作； LR/W#0 時(shí)，左端口進(jìn)行寫(xiě)操作。 OEL#的作用等同于三態(tài)門(mén)，當(dāng) OEL#0 時(shí)，允許左端口讀出的數(shù)據(jù)送到數(shù)據(jù)總線(xiàn) DBUS上；當(dāng) OEL#1 時(shí)，禁止左端口的數(shù)據(jù)放到 DBUS。因此，為便于理解，在以后的實(shí)驗(yàn)中，我們將 OEL#引腳稱(chēng)為 RAM_BUS#?？刂朴叶丝诘娜齻€(gè)引腳與左端口的三個(gè)完全類(lèi)似，這里不再贅述。有兩點(diǎn)需要說(shuō)明：（1） 右端口讀出的數(shù)據(jù)（更確切的說(shuō)法是指令）放到指令總線(xiàn) IBUS 上而不是數(shù)據(jù)總線(xiàn) DBUS

4、，然后送到指令寄存器 IR。（2） 所有數(shù)據(jù) / 指令的寫(xiě)入都使用左端口，右端口作為指令端口，不需要進(jìn)行數(shù)據(jù)的寫(xiě)入，因此我們將右端口處理成一個(gè)只讀端口， 已將 RR/W#固定接高電平， OER# 固定接地。這兩點(diǎn)請(qǐng)同學(xué)好好理解。存儲(chǔ)器左端口的地址寄存器 AR和右端口的地址寄存器 PC都使用 2 片 74LS163，具有地址遞增的功能。 同時(shí)，PC在以后的實(shí)驗(yàn)當(dāng)中也起到程序計(jì)數(shù)器的作用。 左右端口的數(shù)據(jù)和左右端口的地址都有特定的顯示燈顯示。 存儲(chǔ)器地址和寫(xiě)入數(shù)據(jù)都由實(shí)驗(yàn)臺(tái)操作板上的二進(jìn)制開(kāi)關(guān)分時(shí)給出。當(dāng) LDAR#0 時(shí)，AR在 T2 時(shí)從 DBUS接收來(lái)自 SW7SW0的地址；當(dāng) AR11 時(shí)

5、，在 T2 存儲(chǔ)器地址加 1。LDAR#和 AR1 不能同時(shí)有效。在下一個(gè)時(shí)鐘周期，令CEL#0，LR/W#0，則在 T2 的上升沿開(kāi)始進(jìn)行寫(xiě)操作，將SW7SW07設(shè)置的數(shù)據(jù)經(jīng)DBUS寫(xiě)入存儲(chǔ)器。三、實(shí)驗(yàn)任務(wù)1. 按圖 3.2 所示，將有關(guān)控制信號(hào)和二進(jìn)制開(kāi)關(guān)對(duì)應(yīng)接好，仔細(xì)復(fù)查一遍，然后接通電源。2. 將二進(jìn)制數(shù)碼開(kāi)關(guān) SW7SW0（ SW0為最低位）設(shè)置為 00H，將其作為存儲(chǔ)器地址置入 AR；然后將二進(jìn)制開(kāi)關(guān)的 00H作為數(shù)據(jù)寫(xiě)入 RAM中。用這個(gè)方法，向存儲(chǔ)器的 10H、20H、30H、 40H單元依次寫(xiě)入 10H、20H、 30H和 40H。3. 使用存儲(chǔ)器的左端口，依次將第 2 步存

6、入的 5 個(gè)數(shù)據(jù)讀出，觀察各單元中存入的數(shù)據(jù)是否正確。記錄數(shù)據(jù)。注意：禁止兩個(gè)或兩個(gè)以上的數(shù)據(jù)源同時(shí)向數(shù)據(jù)總線(xiàn)上發(fā)送數(shù)據(jù)！在本實(shí)驗(yàn)中，當(dāng)存儲(chǔ)器進(jìn)行讀出操作時(shí)， 務(wù)必將 SW_BUS# 的三態(tài)門(mén)關(guān)閉。而當(dāng)向 AR送入數(shù)據(jù)時(shí)，雙端口存儲(chǔ)器也不能被選中。4. 通過(guò)存儲(chǔ)器的右端口，將第 2 步存入的 5 個(gè)數(shù)據(jù)讀出，觀察結(jié)果是否與第 3 步結(jié)果相同。記錄數(shù)據(jù)。5. 雙端口存儲(chǔ)器的并行讀寫(xiě)和訪問(wèn)沖突。將 CEL#、CER#同時(shí)置為 0，使存儲(chǔ)器的左右端口同時(shí)被選中。當(dāng) AR和 PC的地址不相同時(shí)，沒(méi)有訪問(wèn)沖突；地址相同時(shí)，由于都是讀操作，也不會(huì)沖突。如果左右端口地址相同，且一個(gè)進(jìn)行讀操作， 一個(gè)進(jìn)行寫(xiě)操

7、作， 就會(huì)發(fā)生沖突。 檢測(cè)沖突的方法：觀察兩個(gè)端口的 “忙” 信號(hào)輸出指示燈 BUSYL#和 BUSYR#。BUSYL#/BUSYR#燈亮（為 0）時(shí)，不一定發(fā)生沖突，但發(fā)生沖突時(shí)， BUSYL#/BUSYR#必定亮。四、實(shí)驗(yàn)要求1. 做好實(shí)驗(yàn)預(yù)習(xí)，掌握 IDT7132 雙端口存儲(chǔ)器的功能特性和使用方法。2. 寫(xiě)出實(shí)驗(yàn)報(bào)告，內(nèi)容是：(1) 實(shí)驗(yàn)?zāi)康摹?2) 實(shí)驗(yàn)任務(wù) 3 的數(shù)據(jù)表格。(3) 實(shí)驗(yàn)任務(wù) 4 的數(shù)據(jù)表格。(4) 實(shí)驗(yàn)任務(wù) 5 的檢測(cè)結(jié)果。五、實(shí)驗(yàn)步驟1. 置 DP=1,DB=0,編程開(kāi)關(guān)撥到正常位置。按電路圖要求 , 將有關(guān)控制信號(hào)和二進(jìn)制開(kāi)關(guān)對(duì)應(yīng)接好, 反復(fù)檢查后 , 接通電源。

8、數(shù)據(jù)通路LDAR#LDPC#CEL#LR/W#RAM_BUS# CER#SW_BUS#電平開(kāi)關(guān)K0K1K2K3K4K5K6AR+1 和 PC+1 兩個(gè)信號(hào)接地 .3. 將二進(jìn)制數(shù)碼開(kāi)關(guān) SW7-SW0(SW0為最低位 ) 設(shè)置為 00H,將其作為存儲(chǔ)器地址置入 AR;然后將二進(jìn)制開(kāi)關(guān)的 00H作為數(shù)據(jù)寫(xiě)入 RAM中. 用這個(gè)方法 , 向存儲(chǔ)器的 10H,20H,30H,40H 單元依次寫(xiě)入 10H,20H,30H,40H.任務(wù) : 將 00H,10H,20H,30H,40H 分別寫(xiě)入存儲(chǔ)器單元00H,10H,20H,30H,40H.(1) 令 K0(LDAR#)=0, K2(CEL#)=1,

9、K4(RAM_BUS#)=1, K5(CER#)=1, K6(SW_BUS#)=0.數(shù)據(jù)通路LDAR#LDPC#CEL#LR/W#RAM_BUS# CER#SW_BUS#電平開(kāi)關(guān)K0K1K2K3K4K5K6狀態(tài)01110置 SW7-SW0=00H,SW70SW60SW50SW40SW30SW20SW10SW00按 QD按鈕 , 將 00H 打入地址寄存器 AR.(2) 令 K0(LDAR#)=1, K2(CEL#)=0, K3(LR/W#)=0, K4(RAM_BUS#)=1,K5(CER#)=1, K6(SW_BUS#)=0.數(shù)據(jù)通路LDAR#LDPC#CEL#LR/W#RAM_BUS# C

10、ER#SW_BUS#電平開(kāi)關(guān)K0K1K2K3K4K5K6狀態(tài)100110置 SW7-SW0=00H,SW70SW60SW50SW40SW30SW20SW10SW00按 QD按鈕 , 將 00H 寫(xiě)入存儲(chǔ)器 00H單元 .(3) 重復(fù) 1 和 2, 只是改變 SW7-SW0分別為 10H,20H,30H,40H, 分別將 10H,20H,30H,40H寫(xiě)入存儲(chǔ)器單元10H,20H,30H,40H.實(shí)驗(yàn)數(shù)據(jù)記錄表：存儲(chǔ)單元地存儲(chǔ)單元數(shù)據(jù) /址指令00H00H10H10H20H20H30H30H40H40H3. 使用存儲(chǔ)器的左端口 , 依次將第 2 步存入的 5 個(gè)數(shù)據(jù)讀出 , 觀察各單元中存入的數(shù)

11、據(jù)是否正確 . 記錄數(shù)據(jù)。（注意 : 禁止兩個(gè)或兩個(gè)以上的數(shù)據(jù)源同時(shí)向數(shù)據(jù)總線(xiàn)上發(fā)送數(shù)據(jù) ! 在本實(shí)驗(yàn)中 , 當(dāng)存儲(chǔ)器進(jìn)行讀出操作時(shí) , 務(wù)必將 SW_BUS#的三態(tài)門(mén)關(guān)閉 . 而當(dāng)向 AR 送入數(shù)據(jù)時(shí) , 雙端口存儲(chǔ)器也不能被選中 . ）任務(wù) : 從左端口讀出存儲(chǔ)器00H,10H,20H,30H,40H 的內(nèi)容 .(1) 令 K0(LDAR#)=0, K2(CEL#)=1, K4(RAM_BUS#)=1, K5(CER#)=1, K6(SW_BUS#)=0.數(shù)據(jù)通路LDAR#LDPC#CEL#LR/W#RAM_BUS# CER#SW_BUS#電平開(kāi)關(guān)K0K1K2K3K4K5K6狀態(tài)01110

12、置 SW7-SW0=00H,SW70SW60SW50SW40SW30SW20SW10SW00按 QD按鈕 , 將 00H 打入地址寄存器 AR.(2) 先令 K6(SW_BUS#)=1,再令 K2(CEL#)=0, K3(LR/W#)=1, K4(RAM_BUS#)=0, K5(CER#)=1,則在數(shù)據(jù)總線(xiàn) DBUS上顯示出存儲(chǔ)器單元 00H 的內(nèi)容 00H。(3) 重復(fù) 1 和 2 的方法 , 只是改變 1 中 SW7-SW0的值分別為 10H,20H,30H,40H, 則可在數(shù)據(jù)總線(xiàn) DBUS上觀察到存儲(chǔ)器單元 10H,20H,30H,40H 的內(nèi)容分別為10H,20H,30H,40H.實(shí)

13、驗(yàn)結(jié)果記錄表1：存儲(chǔ)單元地存儲(chǔ)單元數(shù)據(jù) /DBUS顯示結(jié)果址指令00H00H0000000010H10H0001000020H20H0010000030H30H0011000040H40H010000004. 通過(guò)存儲(chǔ)器的右端口 , 將第 2 步存入的 5 個(gè)數(shù)據(jù)讀出 , 觀察結(jié)果是否與第 3 步結(jié)果相同 . 記錄數(shù)據(jù)。任務(wù) : 從右端口讀出存儲(chǔ)器00H,10H,20H,30H,40H 的內(nèi)容 .(1) 令 K1(LDPC#)=0, K2(CEL#)=1, K4(RAM_BUS#)=1, K5(CER#)=1, K6(SW_BUS#)=0.數(shù)據(jù)通路LDAR#LDPC#CEL#LR/W#RAM_

14、BUS# CER#SW_BUS#電平開(kāi)關(guān)K0K1K2K3K4K5K6狀態(tài)01110置 SW7-SW0=00H,SW70SW60SW50SW40SW30SW20SW10SW00按 QD按鈕 , 將 00H打入 PC.(2) 令 K6(SW_BUS#)=1, K2(CEL#)=1, K5(CER#)=1, 則在指令總線(xiàn) IBUS 上顯示出存儲(chǔ)器單元 00H的內(nèi)容 00H.(3) 重復(fù) 1 和 2 的方法 , 只是改變 1 中 SW7-SW0的值分別為 10H,20H,30H,40H, 則可在指令總線(xiàn) IBUS 上觀察到存儲(chǔ)器單元 10H,20H,30H,40H 的內(nèi)容分別為10H,20H,30H,

15、40H.實(shí)驗(yàn)結(jié)果記錄表2：存儲(chǔ)單元地存儲(chǔ)單元數(shù)據(jù) /IBUS顯示結(jié)果址指令00H00H0000000010H10H0001000020H20H0010000030H30H0011000040H40H010000005. 雙端口存儲(chǔ)器的并行讀寫(xiě)和訪問(wèn)沖突。(1) 令 K0(LDAR#)=0, K1(LDPC#)=0, K2(CEL#)=1, K4(RAM_BUS#)=1,K5(CER#)=1, K6(SW_BUS#)=0.數(shù)據(jù)通路LDAR#LDPC#CEL#LR/W#RAM_BUS# CER#SW_BUS#電平開(kāi)關(guān)K0K1K2K3K4K5K6狀態(tài)001110置 SW7-SW0=30H,SW7SW

16、6SW5SW4SW3SW2SW1SW000110000按 QD按鈕 , 將 30H打入地址寄存器 AR和程序計(jì)數(shù)器 PC.(2) 置 K6(SW_BUS#)=1, K3(LR/W#)=1, K4(RAM_BUS#)=0.先 令 K5(CER#)=0, K2(CEL#)=1,這時(shí) BUSYL#指令燈不亮 . 令 K2(CEL#)=0,這時(shí) BUSYL#指令燈亮 ,表示左端口在右端口之后和右端口同時(shí)對(duì)同一個(gè)地址讀 , 數(shù)據(jù)總線(xiàn) DBUS顯示30H,指令總線(xiàn) IBUS 也顯示 30H.再令 K2(CEL#)=1,BUSYL#指示燈恢復(fù)不亮 .(3) 置 K6(SW_BUS#)=1, K3(LR/W#)=1, K4(RAM_BUS#)=0.先 令 K2(CEL#)=0, K5(CER#)=1,這時(shí) BUSYR#指示燈不亮 . 令 K5(CER#)=0,這時(shí) BUSYR#指示燈亮 , 表示右端口在左端口之后和左端口同時(shí)對(duì)同一個(gè)地址讀 , 數(shù)據(jù)總線(xiàn) DBUS顯示 30H,指令總線(xiàn)IBUS 也顯示 30H. 再令 K5(CER#)=1, BUSYR#指示燈恢復(fù)不亮 . （注意：將CEL#,CER#同時(shí)置為 0, 使存儲(chǔ)器的左右端口同時(shí)被選中 . 當(dāng) AR和 PC的地址不相同時(shí) , 由于都是讀操作 ,