數(shù)字集成電路_課件7

1、第七章第七章 傳輸門(mén)和動(dòng)態(tài)邏輯設(shè)傳輸門(mén)和動(dòng)態(tài)邏輯設(shè)計(jì)計(jì)n7.1 基本概念n7.2 CMOS傳輸門(mén)邏輯n7.3 動(dòng)態(tài)D鎖存器和D觸發(fā)器n7.4 多米諾邏輯7.1 基本概念n傳輸管n任務(wù)：當(dāng)門(mén)處于導(dǎo)通狀態(tài)時(shí)，將一個(gè)輸入信號(hào)保持不變地傳遞到輸出節(jié)點(diǎn)n當(dāng)門(mén)關(guān)閉時(shí)，輸出進(jìn)入高阻態(tài)并保持其先前的值n端口：一個(gè)輸入，一個(gè)輸出，用來(lái)控制器件是否開(kāi)啟的第三個(gè)端口NMOS和PMOS傳輸管結(jié)構(gòu)NMOS和PMOS傳輸管結(jié)構(gòu)（續(xù)）NMOS傳輸門(mén)的結(jié)構(gòu)NMOS傳輸門(mén)的結(jié)構(gòu)（續(xù)）PMOS傳輸門(mén)的結(jié)構(gòu)時(shí)鐘饋通電容饋通的動(dòng)態(tài)電路效應(yīng)2gnd21fVC)VV(Cgndf1f2CCVCVgndf1f2CCVCV動(dòng)態(tài)電荷共享2211

2、totalVCVCQ*21total)VCC(Q212211*CCVCVCV電荷共享的例子n例：計(jì)算下圖中，下列情況下由于電荷共享效應(yīng)導(dǎo)致V1和V2的最終電壓值，采用0.13m工藝參數(shù)。nC1=100fF，C2=20fF，V1=0，V2=1.2VnC1=20fF，C2=20fF，V1=0，V2=1.2V(a)C1=20fF，C2=100fF，V1=0，V2=1.2V電荷丟失的途徑n電荷丟失的四種途徑：n電荷共享n電荷泄漏n源/漏極結(jié)的反偏泄漏電流（電流較小，取決于結(jié)面積）n亞閾值電流n電容性耦合引起的噪聲注入n粒子撞擊7.2 CMOS傳輸門(mén)邏輯對(duì)低電平和高電平信號(hào)的傳輸使用CMOS傳輸門(mén)的多路

3、器用CMOS傳輸門(mén)實(shí)現(xiàn)異或門(mén)和同或門(mén)兩級(jí)和單級(jí)的多路器多路器形式邏輯的錯(cuò)誤情況多路器形式邏輯的錯(cuò)誤情況（續(xù)）使用CMOS傳輸門(mén)實(shí)現(xiàn)或功能和與功能用傳輸門(mén)實(shí)現(xiàn)功能CACBAABF用傳輸門(mén)實(shí)現(xiàn)功能 （續(xù)）CACBAABF傳輸門(mén)和標(biāo)準(zhǔn)門(mén)的組合CMOS傳輸門(mén)的RC模型上升和下降情況下NMOS和PMOS的導(dǎo)通電阻傳輸門(mén)的導(dǎo)通電阻n傳輸VDD時(shí)，傳輸門(mén)單位尺寸的NMOS和PMOS并聯(lián)的等效電阻：n傳輸0V時(shí)，傳輸門(mén)單位尺寸的NMOS和PMOS并聯(lián)的等效電阻：n傳輸門(mén)的導(dǎo)通電阻：eqneqneqneqneqpeqnPNTGR1R. 14R. 2/2RR/2RR/RReqneqneqneqneqpeqnPNT

4、GR83R. 08R. 4/R2R/RR/RR)WL(RReqnTG關(guān)斷和導(dǎo)通狀態(tài)下的傳輸門(mén)電容)WW(CCCpneffoutin2WCCCeffoutin)WCWC(21)WW(CCCpgngpneffoutinWC2WCCCgeffoutin有驅(qū)動(dòng)和負(fù)載的傳輸門(mén)22111ElmoreC)RR(CRt)CC)(RR()C(CRtloadTG2TGinvTG1invinvElmore傳輸門(mén)構(gòu)成的多路器1的路徑延遲傳輸門(mén)構(gòu)成的多路器2的路徑延遲傳輸門(mén)的邏輯強(qiáng)度計(jì)算3X 傳輸門(mén)的邏輯強(qiáng)度計(jì)算驅(qū)動(dòng)CMOS TG的與非門(mén)的邏輯強(qiáng)度3/8R3W )2R(4WAinput LE3/2R3W )2R(Wse

5、linput LE3/5R3W )5R/4(4WAinput LE3/5R3W )5R/4(4Wselinput LE7.3 動(dòng)態(tài)D鎖存器和D觸發(fā)器簡(jiǎn)單D鎖存器的演進(jìn)使用傳輸門(mén)實(shí)現(xiàn)的CMOS D鎖存器實(shí)現(xiàn)D鎖存器的CMOS典型電路正沿觸發(fā)的D型觸發(fā)器7.4 多米諾邏輯從靜態(tài)門(mén)到動(dòng)態(tài)門(mén)的演化動(dòng)態(tài)門(mén)的實(shí)現(xiàn)n例：用動(dòng)態(tài)邏輯實(shí)現(xiàn)一個(gè)3輸入或非門(mén)，并解釋它是如何工作的。調(diào)整晶體管尺寸使其與傳統(tǒng)的CMOS反相器具有相同的延遲（PMOS 8:2，NMOS 4:2）。動(dòng)態(tài)門(mén)的一般結(jié)構(gòu)動(dòng)態(tài)門(mén)之間的連接動(dòng)態(tài)門(mén)之間的連接多米諾門(mén)的級(jí)聯(lián)用多米諾邏輯實(shí)現(xiàn)加法器功能n例：在多米諾邏輯中實(shí)現(xiàn)功能 。假設(shè) 可以作為門(mén)的穩(wěn)定輸入。cbasumb, b, a, a靜態(tài)門(mén)和動(dòng)態(tài)門(mén)邏輯強(qiáng)度的比較多米諾邏輯的局限性n多米諾邏輯的主要問(wèn)題： 由于電容上電荷的丟失而可能使邏輯發(fā)生混亂 多米諾邏