微機(jī)原理第6章

1、6.1 概概 述述第6章 主 存 儲(chǔ) 器 存儲(chǔ)器芯片在標(biāo)定存儲(chǔ)器容量時(shí)，經(jīng)常同時(shí)標(biāo)出存儲(chǔ)單元的數(shù)目和每個(gè)存儲(chǔ)單元的位數(shù)，因此有存儲(chǔ)器芯片容量=單元數(shù)位數(shù)如Intel 2114芯片容量為1 K4位/片，Intel 6264為8 K8位/片。位數(shù)數(shù)據(jù)線數(shù)量單元數(shù)地址線數(shù)量26.2 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器(RAM)6.2.1 靜態(tài)靜態(tài)RAM 常用的典型SRAM芯片有6116、6264、62256、628128等。6116芯片的容量為2 K8 bit，有2048個(gè)存儲(chǔ)單元，需11根地址線?？刂凭€有三條，片選CS、輸出允許OE和讀寫控制WE。A71A62A53A44A35A26A17A08D09D110D

2、211GND12242322212019181716151413VCCA8A9WEOEA10CSD7D6D5D4D3 Intel 6116存儲(chǔ)器芯片的工作過程如下： 讀出時(shí)，地址輸入線A10A0送來的地址信號，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元(其中有8個(gè)存儲(chǔ)位)，由CS、OE、WE構(gòu)成讀出邏輯(CS=0，OE=0，WE=1)，被選中單元的8位數(shù)據(jù)送到D7D0輸出。寫入時(shí)，CS=0，OE=1，WE=0，從D7D0端輸入的數(shù)據(jù)寫到存儲(chǔ)單元的8個(gè)存儲(chǔ)位中。當(dāng)CS=1時(shí)，沒有讀寫操作。 典型典型EPROM芯片介紹芯片介紹 EPROM芯片有多種型號，如2716(2 K8 bit)、2732(4 K8 bit)、

3、2764(8 K8 bit)、27128(16 K8 bit)、27256(32 K8 bit)等。下面以2764A為例，介紹EPROM的性能和工作方式。 Intel 2764A有13條地址線，8條數(shù)據(jù)線，2個(gè)電壓輸入端VCC和VPP，一個(gè)片選端CE(功能同CS)，此外還有輸出允許OE和編程控制端PGM。6.3 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM)圖6.11 2764A功能框圖OEPGMCE輸出允許編程邏輯輸出緩沖D7D0Y門256256存儲(chǔ)矩陣Y譯碼X譯碼A12A8A7A0 1) 讀方式 讀方式是2764A通常使用的方式，此時(shí)兩個(gè)電源引腳VCC和VPP都接至+5 V。 PGM1，CE0、OE0。

4、2) 備用方式 CE為高電平，沒有選中芯片，輸出端為高阻態(tài)。 3) 編程方式 這時(shí)，VPP接+12.5 V，VCC仍接+5 V。 CE0，輸出允許信號OE1。每寫一個(gè)地址單元，都必須在PGM引腳端給一個(gè)低電平。RAM、ROM的共同特點(diǎn)： 都有功能相當(dāng)于CS片選信號的引腳； 都有功能相當(dāng)于讀信號RD和寫信號WR的輸入引腳。 這些共同點(diǎn)說明，總線與存儲(chǔ)器連接時(shí)，無論是RAM或ROM，只要把地址線、數(shù)據(jù)線、CS、RD、WR與總線接起來就可以使用。 1. 地址譯碼器地址譯碼器74LS138 譯碼器74LS138的工作條件是G1=1，G2A=0，G2B=0，譯碼輸入端為C、B、A，故輸出有八種狀態(tài)，因規(guī)

5、定CS低電平選中存儲(chǔ)器，故譯碼器輸出也是低電平有效。6.4 CPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接12345678161514131211109VCCABCG1GND0Y7Y2BG2AG1Y2Y3Y4Y5Y6Y&譯碼電路2AGG12BGCBAEN7Y0Y表表6-5 74LS138譯碼器真值表譯碼器真值表2Y3Y4Y5Y6Y7Y0Y G1 C B A譯碼輸出1 0 00 0 0=0，其余為11 0 00 0 1=0，其余為11 0 00 1 0=0，其余為11 0 00 1 1=0，其余為11 0 01 0 0=0，其余為11 0 01 0 1=0，其余為11 0 01 1 0=0，其余為11 0

6、01 1 1=0，其余為1不是上述情況 全為17Y0Y1YAG2BG26.6 存儲(chǔ)器的擴(kuò)展及其控制存儲(chǔ)器的擴(kuò)展及其控制 6.6.1 主存儲(chǔ)器容量的擴(kuò)展主存儲(chǔ)器容量的擴(kuò)展要組成一個(gè)主存，首先要考慮選片的問題，然后就是如何把芯片連接起來的問題。根據(jù)存儲(chǔ)器所要求的容量和選定的存儲(chǔ)芯片的容量，可以計(jì)算出總的芯片數(shù)，即 片容量總?cè)萘靠偲瑪?shù)/例如：存儲(chǔ)器容量為8 K8位，若選用1 K4位的存儲(chǔ)芯片，則需要：片片16284K 18K 8 1. 位擴(kuò)展位擴(kuò)展位擴(kuò)展：只擴(kuò)展位數(shù) (加大字長，增加數(shù)據(jù)線)，字?jǐn)?shù)不變。位擴(kuò)展的連接方式是將各存儲(chǔ)芯片的地址線、片選線和讀寫線相應(yīng)地并聯(lián)起來，而將各芯片的數(shù)據(jù)線單獨(dú)列出。

7、如用16 K1的SRAM芯片組成16 K8的存儲(chǔ)器，所需芯片數(shù)為 分析：原SRAM有14條地址線，1條數(shù)據(jù)線；目標(biāo)為14條地址線，8條數(shù)據(jù)線。片81 618 61KK圖6.23 位擴(kuò)展連接舉例 完成擴(kuò)展后的芯片組和連接線在使用時(shí)可看成一個(gè)整體，即把它們理解為一片新的大“芯片” 2. 字?jǐn)U展字?jǐn)U展字?jǐn)U展：僅擴(kuò)展字?jǐn)?shù)（增加地址線），而位數(shù)不變。字?jǐn)U展將芯片的地址線、數(shù)據(jù)線、讀寫線并聯(lián)，由各存儲(chǔ)芯片的片選信號組合成新增的地址線。如用16 K8的SRAM組成64 K8的存儲(chǔ)器，所需芯片數(shù)為 分析：原SRAM有14條地址線，8條數(shù)據(jù)線；目標(biāo)為16條地址線，8條數(shù)據(jù)線。片48K 168K 644個(gè)芯片的地

8、址線A13A0、數(shù)據(jù)線D7D0及讀寫控制信號都是同名信號并聯(lián)在一起。 由地址譯碼器產(chǎn)生新增的高位地址線A15、A14以及四個(gè)片選信號。 完成擴(kuò)展后理解為一片新的大“芯片”A15A14=00，選中第一片；A15A14=01，選中第二片；4個(gè)芯片的地址分配如下：第一片 最低地址 0000 0000 0000 0000B 0000H 最高地址 0011 1111 1111 1111B 3FFFH第二片 最低地址 0100 0000 0000 0000B 4000H 最高地址 0111 1111 1111 1111B 7FFFH第三片 最低地址 1000 0000 0000 0000B 8000H 最

9、高地址 1011 1111 1111 1111B BFFFH第四片 最低地址 1100 0000 0000 0000B C000H 最高地址 1111 1111 1111 1111B FFFFH 3. 字和位同時(shí)擴(kuò)展字和位同時(shí)擴(kuò)展當(dāng)構(gòu)成一個(gè)容量較大的存儲(chǔ)器時(shí)，往往需要在字?jǐn)?shù)方向和位數(shù)方向上同時(shí)擴(kuò)展，這將是前兩種擴(kuò)展的組合。 先進(jìn)行位擴(kuò)展，擴(kuò)展完畢后把芯片組看成字?jǐn)U展的基本芯片單元，再進(jìn)行字?jǐn)U展。例如16K1擴(kuò)展為64K8，先進(jìn)行位擴(kuò)展為16K8，然后再字?jǐn)U展為64K8。 注意：字/位擴(kuò)展都是為了增大存儲(chǔ)器容量，而圖2.6分奇/偶地址的連接方式并不是字/位擴(kuò)展。習(xí)習(xí) 題題 6 6.1 利用全地址

10、譯碼將6264芯片接在8088的系統(tǒng)總線上，其所占地址范圍為BE000HBFFFFH，試畫連接圖。6.2 試?yán)?264芯片，在8088系統(tǒng)總線上實(shí)現(xiàn)00000H03FFFH的內(nèi)存區(qū)域，試畫連接電路圖。6.3 敘述EPROM的編程過程。說明EEPROM的編程過程。 6.4 已有2片6116，現(xiàn)欲將它們接到8088系統(tǒng)中去，其地址范圍為40000H到40FFFH，試畫連接電路圖。寫入某數(shù)據(jù)并讀出與之比較，若有錯(cuò)，則在DL中寫入01H；若每個(gè)單元均對，則在DL寫入EEH，試編寫此檢測程序。 6.5 若利用全地址譯碼將 EPROM 2764(128 或 256)接在首地址為 A0000H 的內(nèi)存區(qū)，

11、試畫出電路圖。 6.6 內(nèi)存地址從 40000H 到 BBFFFH 共有多少 KB? 6.7 某機(jī)器中，已知配有一個(gè)地址空間為 0000H3FFFH 的ROM區(qū)域， 現(xiàn)在再用一個(gè)RAM芯片(8 K 8)形成40 K 16的RAM區(qū)域，起始地為 6000H。假設(shè) RAM 芯片有CS和WE信號控制端，CPU 的地址總線為 A15A0，數(shù)據(jù)總線為 D15D0，控制信號為R/W(讀/寫)，MREQ(訪存)，要求： (1) 畫出地址譯碼方案。 (2) 將 ROM 與 RAM 同 CPU 連接。 6.8 某以8088為CPU的微型計(jì)算機(jī)內(nèi)存RAM區(qū)為00000H3FFFFH，若采用 6264、62256、2164 或 21256 各需要多少片芯片? 6.9 試用SRAM62128構(gòu)