高精度庫(kù)侖計(jì)

1、ds2740高精度庫(kù)侖計(jì)特性15 位雙向電流測(cè)量(ds2740u) 1.56µv lsb，±51.2mv 動(dòng)態(tài)范圍 引腳配置 ovd18vdd78µa lsb，±2.56a動(dòng)態(tài)范圍(20m外部檢流電阻rsns) 156µa lsb，±5.12a動(dòng)態(tài)范圍(10m外部檢流電阻rsns) piosnsis2234ìmax 7 6 5dq vssis1 13 位雙向電流測(cè)量(ds2740bu) 6.25µv lsb，±51.2mv 動(dòng)態(tài)范圍 312µa lsb，±2.56a動(dòng)態(tài)范圍(20m外部

2、檢流電阻rsns) 625µa lsb，±5.12a動(dòng)態(tài)范圍(10m外部檢流電阻rsns) 模擬輸入濾波器(is1，is2)擴(kuò)展動(dòng)態(tài)范圍用于脈沖負(fù)載 電流累計(jì)寄存器分辨率 6.25µvhr (ds2740u 和 ds2740bu) 0.3125mahr (外部 20m rsns) 0.6250mahr (外部 10m rsns) maxim 1-wire®接口 唯一的 64 位器件地址 標(biāo)準(zhǔn)和過驅(qū)動(dòng)時(shí)序(ovd) 低功耗：工作電流：最大 65µa 休眠電流：最大 1µa (ds2740u, ds2740bu) 定購(gòu)信息請(qǐng)參考表 1。

3、詳細(xì)引腳說明請(qǐng)參考表 2。 引腳說明ovd 1-wir e 總線速度選擇 pio 可編程 i/o 引腳 sns 檢流電阻輸入 is2 檢流電阻輸入 is1 檢流電阻輸入 vss 器件地，電流檢流電阻地回路。 dq 數(shù)據(jù)輸入/輸出 vdd 電源輸入(2.7v至 5.5v) 1-wire 是 dallas semiconductor 的注冊(cè)商標(biāo)，dallas semiconductor 是 maxim integrated products, inc.的全資子公司。 1 of 16 051805 表 1. 定購(gòu)信息 ds2740 partmarkingdescriptionds2740ud2740

4、15-bit current resolution, 8-pin ìmaxds2740u+d2740 (see note)15-bit current resolution, lead-free 8-pin ìmaxds2740u/t&rd274015-bit current resolution, 8-pin ìmax, tape-and-reelds2740u+t&rd2740 (see note)15-bit current resolution, lead-free 8-pin ìmax, tape-and-reelds2740b

5、u2740b13-bit current resolution, 8-pin ìmaxds2740bu+2740b (see note)13-bit current resolution, lead-free 8-pin ìmaxds2740bu/t&r2740b13-bit current resolution, 8-pin ìmax, tape-and-reelds2740bu+t&r2740b (see note)13-bit current resolution, lead-free 8-pin ìmax, tape-and-re

6、el注：“+”號(hào)標(biāo)示在封裝的第 1 引腳附近。 tm說明ds2740 非常適合于為成本敏感的應(yīng)用提供高精度電流流量數(shù)據(jù)，以實(shí)現(xiàn)電池容量監(jiān)視。電流采用雙向測(cè)量，動(dòng)態(tài)范圍高達(dá) 15 位(ds2740u)或 13 位(ds2740bu)，凈流量在一個(gè) 16 位獨(dú)立寄存器中進(jìn)行累計(jì)。通過 1-wire 接口，ds2740 允許主系統(tǒng)對(duì)其狀態(tài)和電流測(cè)量寄存器進(jìn)行讀/寫訪問。每個(gè)器件都具有工廠編程的 64 位唯一網(wǎng)絡(luò)地址，允許主系統(tǒng)單獨(dú)尋址，支持多電池槽協(xié)同工作。接口可工作于標(biāo)準(zhǔn)或過驅(qū)動(dòng)時(shí)序。 雖然ds2740 主要設(shè)計(jì)為用 于主系統(tǒng)中， 但同樣也可安裝 在電池組中。 利用ds2740 和fuelpack

7、算法，以及主機(jī)的溫度和電壓測(cè)量，可構(gòu)成一個(gè)完整而精確的解決方案，用于估計(jì)剩余容量。 fuelpack 是 dallas semiconductor 的商標(biāo)，dallas semiconductor 是 maxim integrated products, inc.的全資子公司。 2 of 16 圖 1. 方框圖ds2740 vddstatus/controlpio dq 1-wire interface and address accumulatedcurrentcurrenttimebase15-bit + signadcsnsr 10 k Ù is2cf rsnsis1r10 k

8、Ùchipgroundvss3 of 16 表 2. 詳細(xì)引腳說明ds2740 pinsymboldescriptionovd11-wire bus speed control. input logic level selects the speed of the 1-wire bus. logic 1 selects overdrive (ovd) and logic 0 selects standardtiming (std). on a multidrop bus, all devices must operate at samespeed.pio2programmable i

9、/o pin. programmed as input or output through internalregisters. open-drain output sufficient for led or vibrator activation.sns3current-sense resistor inputis24current-sense input. connected to sns through a 10k resistor toallow filtering of the current waveform by an external capacitor.is15filterr

10、rieng -of the c iurrpeunt wcaovnefortme t htro ugssh tanr euxter n al ckapa rcitoisrt.or to allowvss6device ground, current-sense resistor return. connect directly tothe negative terminal of the battery cell.dq7data i/o pin. operates bidirectionally with open-drain output driver.internal 1µa pu

11、lldown aids in sensing pack removal and sleep-modeactivation.vdd8power-supply input. connects to system voltage supply or positiveterminal of battery cell.圖 2. 應(yīng)用實(shí)例system supply or2.7v to 5.5v battery pack positive150data pio 150 330 * * dqpiosnsis2ds2740vddovdvssis1104connectiontosystem gnd rsns104

12、battery negative * 5.6v zener recommended for esd protection when data or piocontacts exposed, such as a removable battery pack application4 of 16 供電模式 ds2740 ds2740 具有兩種供電 模式：工作模式和休眠模式。在工作模式下，ds2740 作為一個(gè)高精度庫(kù)侖計(jì)連 續(xù)測(cè)量和 累計(jì)電流 ，并將結(jié) 果更新 到測(cè)量寄 存器中。 可以對(duì)所 有寄存器 進(jìn)行讀 寫操作。 pio引腳處 于活動(dòng)狀態(tài)。 在休眠模式 下，ds2740 工作 于低功耗模 式，

13、不進(jìn)行電 流測(cè)量。當(dāng)vdd > 2v時(shí)，可以通過串口對(duì)電流、累計(jì)電流以及狀態(tài)/控制寄存器進(jìn)行訪問。 發(fā)生下列條件時(shí)，ds2740 從休眠模式轉(zhuǎn)換為工作模式： 1) dq > vih，且vdd > uv門限，或 2) vdd從低于uv門限上升至高于uv門限。 發(fā)生下列條件時(shí)，ds2740 從工作模式轉(zhuǎn)換為休眠模式： 1) vdd跌落到uv門限以下，或 2) smod = 1，以及dq < vil的時(shí)間超過 2s。 電流測(cè)量 在工作模式下，ds2740 通過測(cè)量低阻值檢流電阻rsns兩端的電壓差來持續(xù)測(cè)量流入和流出電池的14 13 12 11 10 9 8 7 6 5 4

14、3 2 1 0電流。為了擴(kuò)展脈沖型負(fù)載電流的輸入范圍，可以在is1 和is2 引腳之間連接一個(gè)電容以對(duì)該電壓信號(hào)進(jìn)行濾波。外部電容和兩個(gè)內(nèi)部電阻在adc輸入端形成了一個(gè)低通濾波器。is1 和is2 之間的電壓檢測(cè)范圍為 ±51.2mv。轉(zhuǎn)換周期 內(nèi)，只要連續(xù)信號(hào)或平均信號(hào) 電平(濾波后)不超過±51.2mv，則可對(duì)幅度可高達(dá) 102mv的輸入峰值信號(hào)進(jìn)行轉(zhuǎn)換。adc以 18.6khz的速率對(duì)is1 和is2 之間的輸入進(jìn)行差 分采樣，并在每 個(gè)轉(zhuǎn)換周期完成 時(shí)更新電流寄存 器。各種分辨率 選項(xiàng)時(shí)的轉(zhuǎn)換時(shí) 間在下面的表格中列出?？商峁﹥煞N分辨率選 項(xiàng)。圖 3 給出了各種選項(xiàng)

15、中電流測(cè)量寄存器的格式和分辨率。“s”表示符號(hào)位。 圖 3. 電流寄存器格式 ds2740u: units: 1.5625ìv/rsns, 15-bit + sign resolution, 3.5s conversion period. ds2740bu: units: 6.250ìv/rsns, 13-bit + sign resolution, 0.875s conversion period. msbaddress 0eh lsbaddress 0fhs 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2msb lsb msb lsbfull-scale m

16、agnitude: ±51.2mv 5 of 16 acr lsbpartrsns20mÙ15mÙ10mÙ5mÙds2740u3.515sds2740bu0.878sds2740 part ds2740u conversion time 3.515s vis1 - vis2current resolution (1 lsb) rsns20mÙ 15mÙ 10mÙ 5mÙ ds2740bu 0.878s 1.5625ìv6.250ìv 78.13ìa312.5ìa10

17、4.2ìa416.7ìa156.3ìa 625ìa 312.5ìa 1.250ma每進(jìn)行第 1024 次轉(zhuǎn)換時(shí)，adc 測(cè)量其輸入失調(diào)以進(jìn)行失調(diào)校準(zhǔn)。在 ds2740u 中，大約每小時(shí)進(jìn)行一次失調(diào)校準(zhǔn)，而在 ds2740bu 中，則大約每小時(shí)進(jìn)行四次。所得到的校準(zhǔn)系數(shù)用來校準(zhǔn)隨后的 1023 次測(cè)量結(jié)果。在輸入失調(diào)轉(zhuǎn)換過程中，adc 不測(cè)量 is1 和 is2 兩端的信號(hào)。累計(jì)電流寄存器(acr)中的最 大誤差可能達(dá)到 1/1024；但為 了減小該誤差 ，電流寄存器 采用失調(diào)轉(zhuǎn)換前 的那次電流測(cè)量 結(jié)果替代電流累 計(jì)過程中漏掉的 電流測(cè)量。這就

18、 使得失調(diào)校準(zhǔn)所 帶來的累計(jì)電流 誤差遠(yuǎn)小于 1/1024。 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0電流累計(jì) 每一 次轉(zhuǎn)換周期 結(jié)束時(shí)， 電流測(cè)量 值在片內(nèi) 求和或累 計(jì)，累計(jì) 結(jié)果存儲(chǔ)在 累計(jì)電流 寄存器(acr)內(nèi)。acr 的精度取決于電流測(cè)量精度和轉(zhuǎn)換時(shí)基精度。acr 的范圍為±204.8mvh，一個(gè) lsb 為6.25µvh。額外的存儲(chǔ)器保留了每次累計(jì)結(jié)果的小數(shù)部分，但用戶無法訪問這些位。可以 對(duì) acr 進(jìn) 行讀和寫訪 問。寫操 作 acr 將 清除小數(shù)累 計(jì)結(jié)果。 同時(shí)，寫 acr 時(shí)， 將強(qiáng)制adc 測(cè)量其失調(diào)并更新內(nèi)部失調(diào)校準(zhǔn)因

19、數(shù)。在寫 acr 后的第二次轉(zhuǎn)換時(shí)開始電流測(cè)量和累計(jì)。圖 4 給出了 acr 的地址、格式和分辨率 。 圖 4. 電流累計(jì)寄存器的格式 msbaddress 10h lsbaddress 11h s 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2msb lsb msb lsbunits: 6.25ìvh/rsnsupdate interval vis1 - vis26.25ìvh 312.5ìah 416.7ìah625ìah 1.250mah 6 of 16 ds2740 part ds2740u vis1 - vis220m&#

20、217; acr range rsns15mÙ 10mÙ 5mÙ ds2740bu ±204.8mvh ±10.24ah ±13.65ah ±20.48ah ±40.96ah 存儲(chǔ)器 ds2740 具 有作為測(cè) 量、狀 態(tài)指示和 控制寄存 器的存儲(chǔ) 器空間 。讀取雙 字節(jié)寄存 器的msb時(shí)，msb 和lsb 同時(shí)被鎖存，并且在讀數(shù)據(jù)命令期間保持不變，以防止在讀取數(shù)據(jù)期間刷新lsb，保證兩個(gè) 寄存器字節(jié)之間 的同步。為獲得 一致的結(jié)果，務(wù) 必在同一個(gè)讀數(shù) 據(jù)命令期間讀取 雙字節(jié)寄存器的 msb 和 lsb。 表 3.

21、 存儲(chǔ)器映射 address (hex) 00 01 02 to 07 reserved status register reserved description read/write r/w 08 09 to 0d 0e 0f 10 11 12 to ff special feature register reserved current register msb current register lsb accumulated current register msb accumulated current register lsb reserved r/w r r r/w r/w 狀態(tài)寄

22、存器 狀態(tài)寄存器的格式如圖 5 所示。各位的功能將在下面的段落中詳細(xì)說明。 圖 5. 狀態(tài)寄存器格式 address 01h bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 x smod x rnaopx x x xsmod休眠模式使能。該位的值為 1 時(shí)，允許 ds2740 在 dq 被拉低的時(shí)間超過 2s 后進(jìn)入休眠模式；為 0 時(shí)禁止與 dq 相關(guān)的休眠模式轉(zhuǎn)換。上電缺省狀態(tài)為 smod = 0。 rnaop讀網(wǎng)絡(luò)地址操作碼。該位為 0 時(shí)設(shè)置讀網(wǎng)絡(luò)地址命令的操作碼為 33h，為 1 時(shí)設(shè)置操作碼為 39h。上電復(fù)位狀態(tài)為 rnaop =

23、0。 x保留位。 7 of 16 特殊功能寄存器 特殊功能寄存器的格式如圖 6 所示。各位的功能將在下面的段落中詳細(xì)說明。 圖 6. 特殊功能寄存器格式address 08h bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 ds2740 xpioxxxxxxpiopio引腳檢測(cè)和控制。該位可進(jìn)行讀和寫。pio位寫0 時(shí)將使能pio漏 極開路輸出驅(qū) 動(dòng)器，拉低pio引腳。 pio位寫1 時(shí)將禁止輸 出驅(qū)動(dòng)器， 允許pio引腳拉高或 用作輸入。 讀pio位 將返回pio引腳的邏輯電 平。注：如 果pio懸 空，弱下拉 將拉低該引腳 。在初始上 電、d

24、s2740 進(jìn) 入休眠模式或dq為低的時(shí)間超過tsleep (與smod引腳的狀態(tài)無關(guān))時(shí)，pio復(fù)位至 1。 x保留位。 1-wire 總線系統(tǒng) 1-wire 總線是具有單個(gè)主機(jī)和一個(gè)或多個(gè)從機(jī)的系統(tǒng)。多節(jié)點(diǎn)總線是掛接了多個(gè)從機(jī)的 1-wire 總線。而單節(jié)點(diǎn)總線上僅具有一個(gè)從機(jī)設(shè)備。在任何情況下，ds2740 都是從機(jī)。主機(jī)系統(tǒng)中的總線主機(jī)通常是一個(gè)微處理器。對(duì)該總線系統(tǒng)的討論 分為四個(gè)部分：64 位網(wǎng)絡(luò)地址、硬件配置、處理流程以及 1-wire 信令。 64 位網(wǎng)絡(luò)地址 每個(gè) ds2740 都帶有唯一的、由工廠設(shè)置的 64 位 1-wire 網(wǎng)絡(luò)地址。前 8 位是 1-wire 家 族碼

25、(ds2740 的家族碼為 36h)。之后的 48 位是唯一序列碼。最后 8 位是前 56 位的循環(huán)冗余校驗(yàn)碼(crc) (參見圖 7)。64 位網(wǎng)絡(luò)地址和器件內(nèi)置的 1-wire i/o 電路允許 ds2740 通過 1-wire 協(xié)議與主機(jī)通信，1-wire 協(xié)議的詳細(xì)說明見本數(shù)據(jù)資料的 1-w ire 總線系統(tǒng)一節(jié)。 圖 7. 1-wire 網(wǎng)絡(luò)地址格式8-bit crc48-bit serial number8-bit familycode (36h)msb lsb crc 校驗(yàn) ds2740 帶有 8 位 crc 校驗(yàn)碼，存儲(chǔ)在 1-wire 網(wǎng)絡(luò)地址的最高字節(jié)中。為了確保地址的無差

26、錯(cuò)傳輸，主機(jī)系統(tǒng)可根據(jù)網(wǎng)絡(luò)地址的前 56 位計(jì)算出 crc 校驗(yàn)碼，并與來自 ds2740 的 crc 進(jìn)行比較。系統(tǒng)主機(jī)驗(yàn)算該 crc 值并根據(jù)結(jié)果采取相應(yīng)措施。ds2740 不比較 crc 校驗(yàn)碼，也不會(huì)在crc 不匹配時(shí)阻止命令的繼續(xù)執(zhí)行。正確使用 crc 可使通信信道具有極高的完整性。 8 of 16 主機(jī)可利用圖ds2740 8 所示的由移位寄存器和異或門組成的電路生成 crc，也可由軟件生成crc。更多有關(guān)maxim 1-wire crc的信息請(qǐng)參考應(yīng)用筆記 27：理解和運(yùn)用maxim ibutton®產(chǎn)品中的循環(huán)冗余校驗(yàn)(crc)。(該應(yīng)用筆記可從maxim的公司網(wǎng)站w

27、ww.maxim-下載。) 在圖 8 所示的電路中，首先將移位寄存器的各位初始化為 0。然后 從家族碼的最低有效位開始逐位移入。移入家族碼的第 8 位后，開始移入序列號(hào)。序列號(hào)的第 48 位移入后，移位寄存器中的值就是 crc 值。 圖 8. 1-wire crc 校驗(yàn)框圖inputmsb xorxorlsb xor硬件配置 由于 1-wire 總線系統(tǒng)中僅具有一根數(shù)據(jù)線，因此在適當(dāng)?shù)臅r(shí)間驅(qū)動(dòng)總線上的各個(gè)設(shè)備非常重要。為簡(jiǎn)化操作，掛接在 1-wire 總線上的各器件都必須通過漏極開路或三態(tài)輸出驅(qū)動(dòng)器來連接總線。ds2740 采用漏極開路輸出驅(qū)動(dòng)器作為雙向接口電路，如圖 9 所示。如果總線主機(jī)沒

28、有可利用的雙向引腳，可將獨(dú)立的輸入和輸出引腳連接在一起。 1-wire 總線 要 求在 總 線 主機(jī) 側(cè) 連 接一 個(gè) 上 拉電 阻 。對(duì) 于 較 短的 數(shù) 據(jù) 線長(zhǎng) 度 ， 該電 阻 的值 約 為5k。 1-wire 總線的空閑狀態(tài)為高電平。如果由于某種原因需要暫?？偩€操作，總線必須保持在空閑狀態(tài)以便稍后恢復(fù)操作。如果總線保持低 電平的時(shí)間超過 120s (在高速模式下為 16s)，則總線上的從器件會(huì)將該低電平周期理解為復(fù)位脈沖，從而終止操作。 ds2740 可運(yùn)行于兩種通信速率模式，即標(biāo)準(zhǔn)速率模式和高速模式。速率模式由 ovd 引腳的輸入邏輯電 平確定，邏 輯 0 選擇標(biāo) 準(zhǔn)速率模式 ，而

29、邏輯 1 選 擇高速模式 。在以復(fù)位 脈沖發(fā)起操 作之前，ovd 引腳必須保持為穩(wěn)定的邏輯 0 或 1。多節(jié)點(diǎn)總線上所有 1-wire 器件必須運(yùn)行于相同的通信速率，以實(shí)現(xiàn)正常工作。標(biāo)準(zhǔn)速率模式和高速模式的 1-wire 時(shí)序在 electrical characteristics: 1-wire interface 表格中列出。 ibutton是dallas semiconductor的注冊(cè)商標(biāo)，dallas semiconductor是maxim integrated products, inc.的全資子公司。 9 of 16 圖 9. 1-wire 總線接口電路bus master v(

30、2.0v to 5.5v) ds2740 1-wire port ds2740 rxtx4.7kÙrx = receive tx = transmit 1ìa(typ)100Ù mosfet rx tx 處理流程 通過 1-wire 端口訪問 ds2740 的協(xié)議如下： 初始化 網(wǎng)絡(luò)地址命令 功能命令 傳輸/數(shù)據(jù) 以下各章節(jié)將詳細(xì)說明這些步驟。 1-wire 總線的所有操作都以初始化過程開始，由總線主機(jī)發(fā)送的復(fù)位 脈沖以及ds2740 和總線上其他從機(jī) 同時(shí)發(fā)出的在線 應(yīng)答脈沖組成。 在線應(yīng)答脈沖向 總線主機(jī)報(bào)告總 線上的一個(gè)或多 個(gè)從設(shè)備已準(zhǔn)備就緒。更多詳細(xì)信息

31、請(qǐng)參考 1-wire 信令章節(jié)。 網(wǎng)絡(luò)地址命令 總線主機(jī)檢測(cè)到一個(gè)或多個(gè)從設(shè)備的應(yīng)答脈沖后， 可發(fā) 送下 列各 段落所 描述 的網(wǎng) 絡(luò)地 址命令 之一。在方括號(hào)中，各網(wǎng)絡(luò)地址命令的名稱后是該命令的 8 位操作碼。圖 10 給出了網(wǎng)絡(luò)地址命令的流程圖。 read net address 33h 或 39h：該命令允許總線主機(jī)讀取 ds2740 的 1-wire 網(wǎng)絡(luò)地址。只有當(dāng)總線上掛接 單個(gè)從機(jī)設(shè)備時(shí) 才能使用該命令 。如果總線上掛 接了多個(gè)從機(jī)設(shè) 備，則所有從機(jī) 試圖同時(shí)發(fā)送 數(shù)據(jù)時(shí)(漏極開路產(chǎn)生“線與”結(jié)果)，將 會(huì)發(fā)生數(shù)據(jù)沖 突。狀態(tài)寄 存器的 rnaop 位選擇該命令的操作碼，rnao

32、p = 0 表示操作碼為 33h，rnaop = 1 表示操作碼為 39h。 match net address 55h：該命令允許總線主機(jī)訪問 1-wire 總線上某個(gè)特定的 ds2740。只有被尋址的 ds2740 才會(huì)響應(yīng)隨后的功能命 令。所有其他從機(jī)設(shè)備 忽略功能命令并等待復(fù) 位脈沖。該命令適用于總線上掛接一個(gè)或多個(gè)從機(jī)的情況。 10 of 16 ds2740 skip net address cch：總線上僅有一個(gè) ds2740 時(shí)，該命令允許總線主機(jī)在不指定從設(shè)備地址的情況下 發(fā)送功能命令， 從而節(jié)約時(shí)間。 如果總線上掛接 了多個(gè)從機(jī)，所 有從機(jī)在隨后的 功能命令中同時(shí)發(fā)送數(shù)據(jù)會(huì)產(chǎn)

33、生數(shù)據(jù)沖突。 search net address f0h：該命令允許總線主機(jī)采用排除法來識(shí)別總線上所有從機(jī)的 1-wire網(wǎng)絡(luò)地址。該 搜索過程重復(fù)三 個(gè)簡(jiǎn)單的步驟： 讀一位、讀該位 的補(bǔ)碼、然后寫 入該位的期望值 ?？偩€主機(jī)對(duì)網(wǎng)絡(luò)地址的每一位都執(zhí)行這個(gè)簡(jiǎn)單的三步流程。在完整的遍歷所有 64 位之后，總線主機(jī)可得到一個(gè) 從機(jī)地址。然后 ，可通過反復(fù)執(zhí) 行該過程識(shí)別其 余從機(jī)的地址。 有關(guān)網(wǎng)絡(luò)地址搜 索的全面討論，請(qǐng)參閱 book of ds19xx ibutton standards的第 5 章，其中還包括一個(gè)實(shí)例。(該 資料可從maxim公司的網(wǎng)站www.maxim-下載。) resume

34、 a5h：在 多節(jié)點(diǎn) 應(yīng)用 環(huán)境中 需要多 次訪 問 ds2740 時(shí) ，該 命令可 提高 數(shù)據(jù)吞 吐能力 。resume 與 skip net address 命令類似，不必在每次訪問 ds2740 時(shí)都發(fā)送 64 位網(wǎng)絡(luò)地址。在成功執(zhí)行 match net address 命令或 search net address 命令后，ds2740 內(nèi)的一個(gè)標(biāo)志會(huì)置位。當(dāng)該標(biāo)志置 1 后，便可通過 resume 命令重 復(fù)訪問 ds2740。訪問總線上的其他從機(jī)時(shí)會(huì)清除該標(biāo)志，從而避免了兩個(gè)或多個(gè)從機(jī)同時(shí)響應(yīng) resume 命令。 功能命令 在成功執(zhí)行一個(gè)網(wǎng)絡(luò)地址命令之后，總線主機(jī)可通 過下 列各

35、段落 所描述 的任 意功 能命 令來訪 問ds2740，這些命令的總結(jié)在表 4 中列出。在方括號(hào)中列出了各功能命令的名稱，后面為該命令的8 位操作碼。 read data 69h, xx： 該命令從存 儲(chǔ)器地址 xx 開始讀取 ds2740 的數(shù)據(jù)。 地址的最高位 輸入后，可立刻讀取地址 xx 中數(shù)據(jù)的最低位。因?yàn)榻邮盏矫總€(gè)數(shù)據(jù)字 節(jié)的最高位之后，地址自動(dòng)遞增，因此收到地址 xx 中數(shù)據(jù)的最高位之后，可立刻即讀取地址 xx + 1 中數(shù)據(jù)的最低位。如果總線主機(jī)持續(xù)讀取超出 ffh 的地址，ds2740 將重新從地址 00 開始輸出數(shù)據(jù)。存儲(chǔ)器映射表中標(biāo)為“reserved”的 地址包含 不確定

36、的 數(shù)據(jù)。在 位流的任 何位置，均 可由總線 主機(jī)發(fā)出 復(fù)位脈沖 來終止 read data 命令。 write data 6ch, xx：該命令從存儲(chǔ)器地址 xx 開始將數(shù)據(jù)寫入 ds2740。輸入地址的最高位之后，可立即寫入要存儲(chǔ) 在地址 xx 處的數(shù)據(jù)最低位。因?yàn)閷懭朊總€(gè) 數(shù)據(jù)字節(jié)的最高位之后地址自動(dòng)遞增，因此寫入要存儲(chǔ)到地址 xx 處的數(shù)據(jù)最高位之后，可立即寫入要存儲(chǔ)在地址 xx + 1 處的數(shù)據(jù)最低位。如果總線主機(jī)持續(xù)寫操作超出 ffh 的地址，ds2740 將重新從地址 00 開始寫入。對(duì)只讀地址 、保留地址的寫 操作將被忽略。不完整的字節(jié)將不被寫入。更多 詳細(xì)信息請(qǐng)參 考存儲(chǔ)器章

37、節(jié)。 11 of 16 圖 10. 網(wǎng)絡(luò)地址命令流程圖 ds2740 master tx reset pulseds2740 tx presence pulsemaster tx net address command 33h / 39h readno 55h matchno f0h search nocch skip noa5h resume noyes ds2740 tx family code 1 byte ds2740 tx serial number 6 bytes ds2740 tx crc 1 byte yes master tx bit 0 bit 0 match ? yes

38、master tx bit 1 no noyesds2740 tx bit 0ds2740 tx bit 0master tx bit 0bit 0 match ? yesds2740 tx bit 1ds2740 tx bit 1master tx bit 1yesmaster tx function command yes resumeflag set ? yes master tx function command nobit 1 match ? no nobit 1 match ? yes yesmaster tx function command master tx bit 63 d

39、s2740 tx bit 63ds2740 tx bit 63master tx bit 63set resume flag yes bit 63 match ? no 12 of 16 表 4. 功能命令 ds2740 command read data write data description reads data from memory starting at address xx writes data to memory starting at address xx command protocol69h, xx 6ch, xx bus state after command p

40、rotocol master rx master tx bus data up to 256 bytes of data up to 256 bytes of data 1-wire 信令 1-wire 總線需 要嚴(yán)格的信 令協(xié)議來保證 數(shù)據(jù)的完整 性。ds2740 使 用以下四種信 令協(xié)議：初 始化過程(復(fù)位脈沖和隨后的在線應(yīng)答脈沖)、寫 0、寫 1 以及讀數(shù)據(jù)。除了在線應(yīng)答脈沖以外，所有其他信令均由總線主機(jī)發(fā)出。 開始與ds2740 進(jìn)行任何通信都必需的初始化過程在圖 11 中給出。復(fù)位脈沖之后的在線應(yīng)答脈沖表明ds2740 已經(jīng)準(zhǔn)備好接收網(wǎng)絡(luò)地址命令。總線主機(jī)發(fā)出(tx) trstl寬的

41、復(fù)位脈沖，然后總線主機(jī)釋放數(shù)據(jù)線，進(jìn)入接收模式(rx)。之后上拉電阻將 1-wire總線拉至高電平。ds2740 檢測(cè) 到dq引腳的上升沿后等待tpdh時(shí)間，然后發(fā)出tpdl寬的在線應(yīng)答脈沖。 圖 11. 1-wire 初始化時(shí)序 dqtrstl tpdh tpdl trsthpack+pack-line type legend:bus master active lowboth bus master and ds2740 active lowds2740 active lowresistor pullup寫時(shí)隙 寫時(shí)隙以總線主機(jī)將1-wire總 線從邏輯高(無效)電平拉至邏 輯低電平開始 。

42、寫時(shí)隙有兩種 類型：寫1 和 寫0。 所有寫 時(shí)隙必 須保持tslot時(shí)間 ，并且 寫時(shí)隙之 間需要1µs的最小恢 復(fù)時(shí)間 (trec)。ds2740 將在線路下降沿之后的 15µs至 60µs之間(高速模式下在 2µs至 6µs之間)采樣 1-wire總線數(shù)據(jù)。如果采樣時(shí)總線為高電平，則為寫 1 時(shí)隙。如果采樣時(shí)總線為低電平，則為寫 0 時(shí)隙(參見圖12)?？偩€主機(jī)若要產(chǎn)生寫 1 時(shí)隙，必須先拉 低總線，然后釋放以允許其 在寫時(shí)隙開始后的 15µs (高速模式下為 2µs)內(nèi)拉為高電平。主機(jī)若要產(chǎn)生寫 0 時(shí)隙，必須拉低總

43、線，并在寫時(shí)隙持續(xù)時(shí)間內(nèi)保持為低電平。 13 of 16 讀時(shí)隙 讀時(shí)隙以總線主機(jī)將電平 的時(shí)間至 少持續(xù)ds2740 1-wire總 線從邏輯高電平拉至邏輯低電平開始。總線主 機(jī)必須使總線保持低1µs， 然后再釋 放總線 允許ds2740 輸出有效數(shù)據(jù)?？偩€主機(jī)在讀時(shí)隙開始trdv時(shí)間后采樣 數(shù)據(jù)。ds2740 在讀時(shí)隙結(jié)束時(shí)釋放總線，允許外部上 拉電阻將其拉至高電平。所有讀時(shí)隙必須持續(xù)tslot，并且在讀時(shí)隙之間需要 1µs的最小恢復(fù)時(shí)間(trec)。詳細(xì)信息參見圖 12。 圖 12. 1-wire 寫時(shí)隙和讀時(shí)隙 14 of 16 parametersymbolcon

44、ditionsmin typ maxunits50 65vdd = 5.5v85vdd = pio = vss= 2.0v,0.6 1.0vdd = pio = vss= 4.2v,0.9 1.25undervoltage sleepthresholdvuv2.3 2.5 2.7vds2740u1.5625ds2740bu6.25current full-scalemagnitudeifs51.2mv/rsnscurrent measurementds2740u (note 2)-3 +1 +5offset (autocalibrated)oerrds2740bu (note 2)-2 0 +

45、2current gain errorigerr-1 +1% ofreadingaccumulated currentresolutionqca6.25ìvhcurrent sample clockfrequencyfsamp18.6khzvdd = 3.5v at +25°c-1 +1-4 +4input logic high:ovdvih(note 1)v0.ddv-vinput logic high: dq,piovih(note 1)1.5vinput logic low:ovdvil(note 1)vss +0.2vvoltage on v , dq, is1,

46、is2, pio, relative to vvoltage on sns, relative to vabsolute maximum ratings* operating temperature range storage temperature range soldering temperature ss-0.3v to +6v -0.3v to +6v -40°c to +85°c -55°c to +125°c see ipc/jedecj-std-020ads2740 * this is a stress rating only and fu

47、nctional operation of the device at these or any other conditions above those indicated in the operation sections of this specification is not implied. exposure to absolute maximum rating conditions for extended periods of time may affect reliability. recommended dc operating conditions(2.7v vdd 5.5v; ta = 0°c to +70°c.) parametersymbolconditionsmin typ maxunitss