集成電路設(shè)計基礎(chǔ)知識

1、集成電路設(shè)計基礎(chǔ)集成電路設(shè)計基礎(chǔ)第一章第一章 集成電路設(shè)計概述集成電路設(shè)計概述華南理工大學(xué)華南理工大學(xué) 電子與信息學(xué)院電子與信息學(xué)院廣州集成電路設(shè)計中心廣州集成電路設(shè)計中心殷瑞祥殷瑞祥 教授教授第一章第一章 集成電路設(shè)計概述集成電路設(shè)計概述1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展集成電路（集成電路（IC）的發(fā)展）的發(fā)展 ICIntegrated Circuit； 集成電路是電路的單芯片實(shí)現(xiàn)；集成電路是電路的單芯片實(shí)現(xiàn)； 集成電路是微電子技術(shù)的核心；集成電路是微電子技術(shù)的核心；1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展單片半導(dǎo)體材料單片半導(dǎo)體材料元件元件連線連線I/O工藝加工工藝加

2、工應(yīng)用電路系統(tǒng)應(yīng)用電路系統(tǒng)晶體管的發(fā)明晶體管的發(fā)明 1946年年1月，月，Bell實(shí)驗室正式成立半導(dǎo)體研究小組：實(shí)驗室正式成立半導(dǎo)體研究小組：W. Schokley，J. Bardeen、W. H. Brattain Bardeen提出了表面態(tài)理論，提出了表面態(tài)理論， Schokley給出了實(shí)現(xiàn)給出了實(shí)現(xiàn)放大器的基本設(shè)想，放大器的基本設(shè)想，Brattain設(shè)計了實(shí)驗；設(shè)計了實(shí)驗； 1947年年12月月23日，第一次觀測到了具有放大作用的日，第一次觀測到了具有放大作用的晶體管；晶體管； 1947年年12月月23日第一個點(diǎn)接觸式日第一個點(diǎn)接觸式NPN Ge晶體管晶體管發(fā)明者：發(fā)明者： W. Sch

3、okley J. Bardeen W. Brattain1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展集成電路的發(fā)明集成電路的發(fā)明 1952年年5月，英國科學(xué)家月，英國科學(xué)家G. W. A. Dummer第一次第一次提出了集成電路的設(shè)想。提出了集成電路的設(shè)想。 1958年以德克薩斯儀器公司（年以德克薩斯儀器公司（TI）的科學(xué)家基爾比）的科學(xué)家基爾比(Clair Kilby)為首的研究小組研制出了世界上第一為首的研究小組研制出了世界上第一塊集成電路，并于塊集成電路，并于1959年公布了該結(jié)果。年公布了該結(jié)果。鍺襯底上形成臺面雙極晶體管和電阻，總共鍺襯底上形成臺面雙極晶體管和電阻，總共12個器個

4、器件，用超聲焊接引線將器件連起來。件，用超聲焊接引線將器件連起來。1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展集成電路的發(fā)明集成電路的發(fā)明 平面工藝的發(fā)明平面工藝的發(fā)明1959年年7月，月， 美國美國Fairchild 公司的公司的Noyce發(fā)明第一發(fā)明第一塊單片集成電路：塊單片集成電路：利用二氧化硅膜制成平面晶體管，利用二氧化硅膜制成平面晶體管，用淀積在二氧化硅膜上和二氧化硅膜密接在一起的用淀積在二氧化硅膜上和二氧化硅膜密接在一起的導(dǎo)電膜作為元器件間的電連接導(dǎo)電膜作為元器件間的電連接(布線布線)。這是單片集成電路的雛形，是與現(xiàn)在的硅集成電路這是單片集成電路的雛形，是與現(xiàn)在的硅集成電路直接

5、有關(guān)的發(fā)明。將平面技術(shù)、照相腐蝕和布線技直接有關(guān)的發(fā)明。將平面技術(shù)、照相腐蝕和布線技術(shù)組合起來，獲得大量生產(chǎn)集成電路的可能性。術(shù)組合起來，獲得大量生產(chǎn)集成電路的可能性。1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展第一塊單片集成電路第一塊單片集成電路集成電路發(fā)展史上的幾個里程碑集成電路發(fā)展史上的幾個里程碑 1962年年Wanlass、C. T. SahCMOS技術(shù)技術(shù)現(xiàn)在集成電路產(chǎn)業(yè)中占現(xiàn)在集成電路產(chǎn)業(yè)中占95%以上以上 1967年年Kahng、S. Sze 非揮發(fā)存儲器非揮發(fā)存儲器 1968年年Dennard單晶體管單晶體管DRAM 1971年年Intel公司生產(chǎn)出第一個公司生產(chǎn)出第一個微

6、處理器芯片微處理器芯片4004計算機(jī)的心臟計算機(jī)的心臟 目前全世界微機(jī)總量約目前全世界微機(jī)總量約6億臺，在美國每年由計算億臺，在美國每年由計算機(jī)完成的工作量超過機(jī)完成的工作量超過4000億人年工作量。美國歐特億人年工作量。美國歐特泰克公司認(rèn)為：微處理器、寬帶連接和智能軟件將泰克公司認(rèn)為：微處理器、寬帶連接和智能軟件將是是21世紀(jì)改變?nèi)祟惿鐣徒?jīng)濟(jì)的三大技術(shù)創(chuàng)新。世紀(jì)改變?nèi)祟惿鐣徒?jīng)濟(jì)的三大技術(shù)創(chuàng)新。1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展集成電路的發(fā)展水平的標(biāo)志集成電路的發(fā)展水平的標(biāo)志 IC加工工藝的特征尺寸加工工藝的特征尺寸(MOS晶體管的最小柵長、最小金屬線寬晶體管的最小柵長、最小

7、金屬線寬) 集成度集成度（元件（元件/芯片）芯片） 生產(chǎn)生產(chǎn)IC所用的硅片的直徑所用的硅片的直徑（6、8、12英寸）英寸） 芯片的速度芯片的速度(時鐘頻率時鐘頻率)1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展集成電路的發(fā)展集成電路的發(fā)展 小規(guī)模集成（小規(guī)模集成（SSI）中規(guī)模集成（中規(guī)模集成（MSI）大規(guī)大規(guī)模集成（模集成（LSI）超大規(guī)模集成電路超大規(guī)模集成電路(VLSI)特大特大規(guī)模集成電路規(guī)模集成電路(ULSI)GSI SoC 。1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展集成電路的發(fā)展集成電路的發(fā)展1990年代以后年代以后, 工藝從亞微米工藝從亞微米(0.5到到1微米微米)深亞

8、微米深亞微米(小于小于0.5 m)超深亞微米超深亞微米(小于小于0.25 m ，目前已經(jīng)到了，目前已經(jīng)到了0.06 m)發(fā)展。其主要特點(diǎn)：發(fā)展。其主要特點(diǎn)： 特征尺寸越來越?。ㄗ钚〉奶卣鞒叽缭絹碓叫。ㄗ钚〉腗OS管柵長或者連線寬度）管柵長或者連線寬度） 芯片尺寸越來越大（芯片尺寸越來越大（die size） 單片上的晶體管數(shù)越來越多單片上的晶體管數(shù)越來越多 時鐘速度越來越快時鐘速度越來越快 電源電壓越來越低電源電壓越來越低 布線層數(shù)越來越多布線層數(shù)越來越多 I/O引線越來越多引線越來越多1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展集成電路發(fā)展規(guī)劃（集成電路發(fā)展規(guī)劃（1997）0.180.1

9、50.130.100.070.01256M1G1G4G4G16G64G256G晶體管數(shù)量晶體管數(shù)量(M)112140762005201400芯片尺寸芯片尺寸(mm2)300340385430520620750時鐘頻率時鐘頻率(MHz)750120014001600200025003000金屬層數(shù)金屬層數(shù)6677778899最低供電電壓最低供電電壓(V)1.8-2.51.5-1.81.2-1.51.2-1.50.9-1.20.6-0.90.5-0.6最大硅片直徑最大硅片直徑(mm)2008吋吋30012吋吋30012吋吋30012吋吋30012吋吋45018吋吋45018吋吋1.1 集成電路（集

10、成電路（IC）的發(fā)展）的發(fā)展集成電路工藝特征尺寸集成電路工藝特征尺寸1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展單個芯片上的晶體管數(shù)單個芯片上的晶體管數(shù)1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展集成電路芯片面積集成電路芯片面積1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展集成電路的電源電壓集成電路的電源電壓1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展集成電路的時鐘頻率集成電路的時鐘頻率1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展摩爾定律（摩爾定律（Moores Law） Min. transistor feature size decreases by 0.7X every

11、 three yearsTrue for at least 30 years! (Intel公司前董事長公司前董事長Gordon Moore首次于首次于1965提出提出) 后人對摩爾定律加以擴(kuò)展：后人對摩爾定律加以擴(kuò)展：集成電路的發(fā)展每三年集成電路的發(fā)展每三年 工藝升級一代；工藝升級一代； 集成度翻二番；集成度翻二番； 特征線寬約縮小特征線寬約縮小30左右；左右； 邏輯電路（以邏輯電路（以CPU為代表）的工作頻率提高約為代表）的工作頻率提高約30。1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展Intel公司公司CPU發(fā)展發(fā)展1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展Intel公司公司C

12、PU發(fā)展發(fā)展 Year of introductionTransistors400419712,250800819722,500808019745,0008086197829,0002861982120,0003861985275,000486DX 19891,180,000Pentium 19933,100,000Pentium II 19977,500,000Pentium III 199924,000,000Pentium 4 200042,000,000單片集成電路晶體管數(shù)單片集成電路晶體管數(shù)1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展特征尺寸特征尺寸1.1 集成電路（集成電路（I

13、C）的發(fā)展）的發(fā)展 艾滋病毒 紅血球細(xì)胞變形蟲 人類頭發(fā)絲巴克球電源電壓電源電壓1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展平均每個晶體管價格平均每個晶體管價格1.1 集成電路（集成電路（IC）的發(fā)展）的發(fā)展摩爾定律還能維持多久？摩爾定律還能維持多久？ 經(jīng)過經(jīng)過30多年，集成電路產(chǎn)業(yè)的發(fā)展證實(shí)了摩爾定律的多年，集成電路產(chǎn)業(yè)的發(fā)展證實(shí)了摩爾定律的正確性，但是摩爾定律還能有多長時間的生命力？正確性，但是摩爾定律還能有多長時間的生命力？ 集成電路的特征尺寸：集成電路的特征尺寸： 130nm90nm60nm45nm30nm?量子效應(yīng)量子效應(yīng) 集成電路光刻集成電路光刻費(fèi)用急劇增加費(fèi)用急劇增加1.1

14、集成電路（集成電路（IC）的發(fā)展）的發(fā)展數(shù)十萬甚至上數(shù)十萬甚至上百萬美元！百萬美元！第一章第一章 集成電路設(shè)計概述集成電路設(shè)計概述1.2 當(dāng)前國際集成電路當(dāng)前國際集成電路技術(shù)發(fā)展趨勢技術(shù)發(fā)展趨勢 1.2 當(dāng)前國際集成電路技術(shù)發(fā)展趨勢當(dāng)前國際集成電路技術(shù)發(fā)展趨勢 #1關(guān)心工藝線關(guān)心工藝線12英寸英寸(300mm) 0.09微米是目前微米是目前量 產(chǎn) 最 先 進(jìn) 的量 產(chǎn) 最 先 進(jìn) 的CMOS工藝線工藝線1.2 當(dāng)前國際集成電路技術(shù)發(fā)展趨勢1.2 當(dāng)前國際集成電路技術(shù)發(fā)展趨勢當(dāng)前國際集成電路技術(shù)發(fā)展趨勢 #2 特征尺寸：微米特征尺寸：微米亞微米亞微米深亞微米，目前的主深亞微米，目前的主流工藝是流

15、工藝是0.35、0.25和和0.18 m，0.15和和 0.13 m已開已開始走向規(guī)?；a(chǎn)；始走向規(guī)?；a(chǎn)； 電路規(guī)模：電路規(guī)模：SSISOC； 晶圓的尺寸增加晶圓的尺寸增加, 當(dāng)前的主流晶圓的尺寸為當(dāng)前的主流晶圓的尺寸為8英寸英寸, 正在向正在向12英寸晶圓邁進(jìn)；英寸晶圓邁進(jìn)； 集成電路的規(guī)模不斷提高集成電路的規(guī)模不斷提高, 最先進(jìn)的最先進(jìn)的CPU(P-IV)已已超過超過4000萬晶體管萬晶體管, DRAM已達(dá)已達(dá)Gb規(guī)模；規(guī)模；1.2 當(dāng)前國際集成電路技術(shù)發(fā)展趨勢1.2 當(dāng)前國際集成電路技術(shù)發(fā)展趨勢當(dāng)前國際集成電路技術(shù)發(fā)展趨勢 #3 集成電路的速度不斷提高集成電路的速度不斷提高, 人們

16、已經(jīng)用人們已經(jīng)用0.13 m CMOS工藝做出了主時鐘達(dá)工藝做出了主時鐘達(dá)2GHz的的CPU ； 10Gbit/s的高速電路和的高速電路和6GHz的射頻電路；的射頻電路； 集成電路復(fù)雜度不斷增加，系統(tǒng)芯片或稱芯片系統(tǒng)集成電路復(fù)雜度不斷增加，系統(tǒng)芯片或稱芯片系統(tǒng)SoC(System-on-Chip)成為開發(fā)目標(biāo)；成為開發(fā)目標(biāo)； 設(shè)計能力落后于工藝制造能力；設(shè)計能力落后于工藝制造能力； 電路設(shè)計、工藝制造、封裝的分立運(yùn)行為發(fā)展無生電路設(shè)計、工藝制造、封裝的分立運(yùn)行為發(fā)展無生產(chǎn)線產(chǎn)線(Fabless)和無芯片和無芯片(Chipless)集成電路設(shè)計提供集成電路設(shè)計提供了條件，為微電子領(lǐng)域發(fā)展知識經(jīng)濟(jì)

17、提供了條件了條件，為微電子領(lǐng)域發(fā)展知識經(jīng)濟(jì)提供了條件.1.2 當(dāng)前國際集成電路技術(shù)發(fā)展趨勢第一章第一章 集成電路設(shè)計概述集成電路設(shè)計概述1.3 無生產(chǎn)線集成電路設(shè)計技術(shù)無生產(chǎn)線集成電路設(shè)計技術(shù)Fabless IC Design TechniqueIDM與與Fabless集成電路實(shí)現(xiàn)集成電路實(shí)現(xiàn) 集成電路發(fā)展的前三十年中，設(shè)計、制造和封裝都集成電路發(fā)展的前三十年中，設(shè)計、制造和封裝都是集中在半導(dǎo)體生產(chǎn)廠家內(nèi)進(jìn)行的，稱之為一體化是集中在半導(dǎo)體生產(chǎn)廠家內(nèi)進(jìn)行的，稱之為一體化制造制造 (IDM，Integrated Device Manufacture)的集的集成電路實(shí)現(xiàn)模式。成電路實(shí)現(xiàn)模式。 近十年

18、以來，電路設(shè)計、工藝制造和封裝開始分立近十年以來，電路設(shè)計、工藝制造和封裝開始分立運(yùn)行，這為發(fā)展無生產(chǎn)線（運(yùn)行，這為發(fā)展無生產(chǎn)線（Fabless）集成電路設(shè)）集成電路設(shè)計提供了條件，為微電子領(lǐng)域發(fā)展知識經(jīng)濟(jì)提供了計提供了條件，為微電子領(lǐng)域發(fā)展知識經(jīng)濟(jì)提供了條件。條件。1.3 無生產(chǎn)線集成電路設(shè)計技術(shù)Fabless and Foundry: DefinitionWhat is Fabless?IC Design based on foundries, i.e.IC Design unit without any process owned by itself.What is Foundry?IC

19、 manufactory purely supporting fabless IC designers, i.e.IC manufactory without any IC design entity of itself.1.3 無生產(chǎn)線集成電路設(shè)計技術(shù)LayoutChipDesignkitsInternetFoundryFabless設(shè)計單位代工單位Relation of F&F(無生產(chǎn)線與代工的關(guān)系無生產(chǎn)線與代工的關(guān)系)1.3 無生產(chǎn)線集成電路設(shè)計技術(shù)無生產(chǎn)線無生產(chǎn)線IC設(shè)計設(shè)計- -虛擬制造虛擬制造- -代工制造代工制造Foundry IFoundry IIFICD: fable

20、ss IC designerVICM: virtual IC manufacture(虛擬制造虛擬制造) ( MOSIS, CMP, VDEC, CIC ICC)FICD 1FICD 2FICD 3FICD 4FICD nVICMVICMRelation of FICD&VICM&Foundry1.3 無生產(chǎn)線集成電路設(shè)計技術(shù)Relation of FICD&VICM&FoundryDesignkitsFabless IC Design + Foundry IC ManufactureFablessFoundryVICM1.3 無生產(chǎn)線集成電路設(shè)計技術(shù)第一章第一

21、章 集成電路設(shè)計概述集成電路設(shè)計概述1.4 代工工藝代工工藝國內(nèi)主要國內(nèi)主要Foundry(代客戶加工代客戶加工)廠家廠家1.4 代工工藝國內(nèi)新建國內(nèi)新建Foundry(代客戶加工代客戶加工)廠家廠家 上海上海中芯國際：中芯國際：8 8”,0.25,0.25 m, 2001.10m, 2001.10宏宏 力：力：8 8”,0.25,0.25 m, 2002.10m, 2002.10華虹華虹 -II-II：8 8”,0.25,0.25 m, m, 籌建籌建 臺積電臺積電TSMCTSMC在松江建廠在松江建廠 北京北京首鋼首鋼NECNEC籌建籌建8 8”,0.25,0.25 m m 天津天津Moto

22、lora, Motolora, 8 8”,0.25,0.25 m m 聯(lián)華聯(lián)華UMCUMC在蘇州建廠在蘇州建廠1.4 代工工藝境外可用境外可用Foundry工藝廠家工藝廠家Peregrine(SOI/SOS)Vitesse(GaAs/InP)IBM/Jazz(SiGe)OMMIC(GaAs)Win(穩(wěn)懋穩(wěn)懋)(GaAs)Agilent(CMOS)AMS(CMOS/BiCMOS)UMC(聯(lián)華聯(lián)華)(CMOS/BiCMOS)OrbitSTM(CMOS/BiCMOS)Dongbu(東部東部)Chartered(特許特許)(CMOS/BiCMOS)TSMC(臺積電臺積電)(CMOS/BiCMOS)美國

23、美國歐洲歐洲韓國韓國新加坡新加坡臺灣臺灣1.4 代工工藝第一章第一章 集成電路設(shè)計概述集成電路設(shè)計概述1.5 芯片工程與多項目晶圓計劃芯片工程與多項目晶圓計劃1.5 芯片工程與多項目晶圓計劃芯片工程與多項目晶圓計劃Many ICs for different projects are laid on one macro-IC and fabricated on wafersThe costs of masks and fabrication is divided by all users. Thus, the cost paid by a single project is low enoug

24、h especially for R&DThe risk of the ICs R&D becomes low Single ICMacro-IC MPW (layout) (layout/masks)(wafermacro-chip single chip)1.5 芯片工程與多項目晶圓計劃Chip1Chip1Chip6Chip2Chip5Chip4Chip3$30 000$30 00050萬元萬元 單獨(dú)獲得單獨(dú)獲得CIDC支持支持多套多套Panda20005萬元萬元 高校聯(lián)合參加高校聯(lián)合參加“中國芯片中國芯片”工程工程多套完整的國內(nèi)外多套完整的國內(nèi)外EDA工具工具10萬元萬元(?) 最低可能的一套可設(shè)計最低可能的一套可設(shè)計IC軟件軟件: 2000元元(!)(DSCH+Microwind)1.5 1.5 芯片工程與多項目晶圓計劃芯片工程與多項目晶圓計劃集成電路設(shè)計技術(shù)的內(nèi)容集成電路設(shè)計技