VHF跳頻臺頻合設計

1、超短波跳頻電臺頻率合成器設計 徐建斌,尹鎖柱 (桂林電子科技大學,廣西桂林541004)摘要:針對超短波電臺對頻率合成器所提出的指標要求,設計了合成器的實現(xiàn)方案,并依據(jù)方案軟硬結合實現(xiàn)了一套頻率合成器。方案中采用了基于- 調制的小數(shù)分頻技術,既實現(xiàn)了很小的頻率分辨率又消除了因小數(shù)分頻而引起的雜散。實驗結果表明,其雜散小于- 70dBc,鎖定時間小于150us,頻率間隔為25kHz,這些性能可以滿足超短波跳頻電臺的指標要求。關鍵詞:超短波;整數(shù)分頻鎖相環(huán);小數(shù)分頻鎖相環(huán);- 調制;頻率合成器一、引言作為電臺的核心部件,頻率合成器的各項技術指標直接影響到電臺的整機性能指標。卓越性能的電臺必須具備卓

2、越性能的頻率合成器, 所以很有必要研制出一個低相位噪聲、低雜散、小頻率間隔及快速轉換時間的頻率合成器。超短波跳頻電臺的工作頻率范圍為 30108 MHz, 要求的跳頻間隔為25kHz, 頻率跳變速率為609跳/秒。按工程設計中合成器的鎖定時間占電臺頻率跳變時間的10%計算, 則合成器的頻率鎖定時間必須小于165us。當采用鎖相頻率合成方式時, 要減小頻率鎖定時間就要盡量增大鑒相頻率。當采用大的鑒相頻率時, 要保證25kHz的跳頻間隔就得采用小數(shù)分頻頻率合成技術。但小數(shù)分頻存在很大的小數(shù)雜散,大大降低了頻譜純度。目前,基于- 調制技術的小數(shù)分頻技術的出現(xiàn),使得小數(shù)雜散在理論上可以完全消除。- 調

3、制的工作原理為: 在對信號進行過取樣后，噪聲功率頻譜幅度降低，并通過一個對輸入呈低通對噪聲呈高通的噪聲整型器,將噪聲功率的絕大部分移到信號頻帶之外, 而采用過取樣移出的噪聲不會與信號頻譜混疊,從而可通過簡單的濾波有效地抑制噪聲。 二、頻率合成器的方案設計為了易于對信號的調制與解調,信號不是直接在30108MHz射頻上調制解調,而是在指定的某個中頻上實現(xiàn)。超短波電臺發(fā)射與接收的框圖如圖1所示。發(fā)射與接收都是采用兩級混頻的方式,信號的調制與解調都在384kHz的第一中頻上進行。384kHz的第一中頻及混頻處理都是在電臺的其它模塊實現(xiàn),故本頻率合成器要求提供的為以下兩路本振信號: (1)第一本振為1

4、24.416MHz的定頻。 (2)第二本振為154.8232.8MHz的變頻。 (a) VHF發(fā)射 (b) VHF接收圖1超短波電臺發(fā)射與接收框圖由于需要產生的頻率較高,而信道間隔的要求較低,所以采用基于- 調制的小數(shù)分頻的方案來實現(xiàn)。經過對比,最后選擇了基于- 調制的小數(shù)分頻芯片LMX2485E來實現(xiàn)。LMX2485E除了一路- 小數(shù)分頻鎖相環(huán)外,還具有一路輔助整數(shù)分頻鎖相環(huán)。整數(shù)分頻鎖相環(huán)又稱IF鎖相環(huán), 其工作頻率范圍為75800MHz,參考分頻比可在34095間變化,可編程分頻比可在24262143間變化。對于給定的一參考頻率,可以通過對參考分頻比和可編程分頻比進行編程,使輸出頻率為1

5、24.416MHz。另外一路- 小數(shù)分頻鎖相環(huán)又稱RF鎖相環(huán),其工作頻率范圍為503000MHz, 可選擇12比特或22比特小數(shù)分頻方式。- 調制的階數(shù)最高為四階,可以通過編程來選擇最佳的調制階數(shù)來滿足相位噪聲、雜散和鎖定時間的要求。為了減小頻率轉換時間,控制芯片采用Actel公司閃存系列FPGA芯片APA075- 100。為了提高數(shù)據(jù)處理能力,除FPGA芯片外,在電路中還采用了ATMEL公司的單片機AT89C51ED2。AT89C51ED2具有64K字節(jié)FLASH和2KRAM,并且支持JTAG口在線編程。系統(tǒng)原理如圖2所 示。從控制單元來的包含頻率信息的IWO、ICB、ISP串行數(shù)據(jù)經過FP

6、GA串并轉換后送到單片機進行計算處理。每個頻率點對應六個字節(jié)的頻率字,因而所有頻率點的頻率字都可以存放在單片機的FLASH中。單片機可以通過直接計算的方法得出LMX2485E的頻率控制字,也可以人為計算出各個頻率點對應的頻率字,做成一張表存儲在單片機的 FLASH中,通過查表的方式找出需要輸出頻率的頻率字。對比兩種方法,后一種方法省去了計算的過程,能夠有效地減小頻率轉換時間。對于超短波電臺,它要求的跳頻速率為609跳/秒,對頻率轉換時間的要求較高,因此采用后一種方法很是必要。事實上,其信道間隔為25kHz,具有3120個頻率點,每個頻率點對應6個字節(jié)的頻率字，因而，所有的頻率點的頻率字都可以存

7、放在單片機中的FLASH中。圖2系統(tǒng)原理方框圖 頻率合成器的最重要的特點是其合成的頻率與參考時鐘具有相同的精度和穩(wěn)定度。本合率穩(wěn)定度要求小于0.5ppm,一般的晶體振蕩器很難達到此要求,因此采用了定制的36MHz數(shù)字溫補晶振作為參考時鐘輸入。36MHz的溫補晶振作為FPGA的參考時鐘輸入,FPGA將36MHz四分頻,分頻后的信號作為LMX2485E的參考時鐘。 三、測試結果與分析LMX2485E的參考時鐘為9MHz,其IF鎖相環(huán)輸出124.416MHz點頻。由于IF鎖相環(huán)的參考分頻比 R的變化范圍為34095,可編程分頻比N的變化范圍為24262143,根據(jù)IF鎖相環(huán)的輸出公式,當 N取172

8、8,R取125時,IF鎖相環(huán)輸出的頻率為124.416MHz。圖3是用Agilent公司的E4402B頻譜儀和E5052A網(wǎng)絡分析儀測試的頻譜和相位噪聲。 1. IF鎖相環(huán)輸出測試 (a) 整數(shù)分頻的頻譜(b) 整數(shù)分頻的相位噪聲圖3IF鎖相環(huán)輸出頻譜和相位噪聲測試 從圖3可以看到,它的雜散約為-70dBc,相噪雖然在偏離中心頻率1MHz處小于-150dBc/Hz, 但是在偏離中心頻率1kHz處只有-92dBc/Hz。作為整數(shù)分頻,其雜散與相噪性能并不是很優(yōu)越。造成此現(xiàn)象的原因是由于N取值較大,使得最后輸出的雜散和相噪得以增量的惡化。2. RF鎖相環(huán)輸出測試RF鎖相環(huán)輸出公式為: (1)式中,

9、N 為可編程分頻比,變化范圍為492045;R為參考分頻比,變化范圍為163;RF_FN為分數(shù)的分子,變化范圍為04095;RF_FD為分數(shù)的分母,變化范圍為04095。其中：:初始設定的鑒相頻率(MHz),:頻道間隔（kHz）,:參考分頻比編程時,取R為4,RF_FD為90,通過變化N和RF_FN來改變輸出頻率。由(1)式可知,當為9MHz時,要覆蓋154.18232.8MHz這段頻率,N的變化范圍為68103,N每增加1,輸出頻率增加2.25 MHz。這就可以達到VHF段的25kHz頻率間隔的要求。例如,當 N=68,RF_FN=72時,輸出頻率為154.8MHz。當 N=103,RF_F

10、N=42時,輸出頻率為232.8MHz。RF鎖相環(huán)輸出154.8MHz的譜和相噪如圖4所示。從圖4中可以看出, 基于- 調制的小數(shù)分頻在中心頻率的近端雜散比較大,在稍遠端雜散性能比較好。(a)基于- 調制的小數(shù)分頻的頻譜(b)基于- 調制的小數(shù)分頻的相位噪聲圖4RF鎖相環(huán)輸出15418MH時的頻譜和相位噪聲3. 鎖定時間測試 本設計是采用Agilent E5052A網(wǎng)絡分析儀來對頻率轉換時間進行測量的。圖5是頻率從232.8MHz跳變到154.8MHz鎖相環(huán)的鎖定過程。X軸方向表示時間,Y軸方向表示頻率。在開始跳變時刻,頻率雜亂無章,經過一段時間之后,頻率向154.8MHz靠近,最后鎖定在15

11、4.8MHz。在測量時,當跳變的頻率與154.8MHz的差值小于500Hz時就當作鎖定,最后測得的轉換時間約為144us。圖5鎖定時間的測試一、 結束語本文運用了整數(shù)分頻頻率合成和基于- 調制的小數(shù)分頻頻率合成兩種頻率合成方式,既實現(xiàn)了低雜散輸出,又保證了極小的頻率轉換時間。文中給出了超短波電臺頻率合成器的實現(xiàn)方案和具體的芯片選擇,實驗結果表明,該方案是切實可行的。 參考文獻 1鐘景華,郭學雷1調制頻率合成器J1電子技術應用,2002,2861( ) 2鄭繼禹,張厥盛,萬心平1鎖相技術M1北京:人民郵電出版社,19841 3P1V1BrennanandR1Walkington,“Stored2

12、sequenceSigma2DeltaFractional2NSynthesiser,”IEEEproc12CircuitsDe2 vicesSyst,Vol1151,No12,April20041Designof Frequency Synthesizerfor VHFBand Frequency Hopping Radio XUJian2bin,YISuo2zhu (GuilinUniversityofElectronicTechnologyGuilin541004) Abstract:ThispaperlaysoutapracticalsynthesizerschemebasedontherequiredtargetforVHFbandradio,andrealizesasetof synthesizerwhichcombinessoftwareandhardware1Theschemeadoptssigma- deltafractional-NPLL,whichcan achievesmallerfrequencyintervalandeliminatethespurscausedbyfractional-NPLL1Experimentalresultsindicate thatspursislessthan-70dBc,sett