CMOS工藝與器件經(jīng)典實(shí)用

1、cmos工藝與器件cmos工藝與器件cmos工藝與器件cmos工藝與器件 cmos工藝與器件p）cmos工藝與器件n-type mos transistor (nmos管管) 物理結(jié)構(gòu)示意圖物理結(jié)構(gòu)示意圖cmos工藝與器件n+n+p-襯底d+s-gbvgs+-耗盡區(qū)n-溝道nmos管的結(jié)構(gòu)剖面示意圖管的結(jié)構(gòu)剖面示意圖襯底摻雜成為p型半導(dǎo)體，n+表示重度摻雜成為n型半導(dǎo)體（稱(chēng)擴(kuò)散區(qū)）。在柵與襯底之間電場(chǎng)作用下，柵下面的襯底表面多數(shù)載流子空穴受排斥而減少，當(dāng)空穴基本被趕走時(shí)，在襯底表面形成耗盡層。當(dāng)電場(chǎng)進(jìn)一步增強(qiáng)時(shí)，不僅空穴被趕走，電子也被吸引到襯底表面，從而使p型半導(dǎo)體的表面層型半導(dǎo)體的表面層變

2、成電子占多數(shù)的n型型層（反型層）層（反型層），使得源、漏、反型層形成一體的n型區(qū)。而反型層也就是“溝溝道道”。襯底摻雜成為n型半導(dǎo)體cmos工藝與器件sourcedraingateconductorinsulatorp - dopedsemiconductor substratenndraingateconductorinsulatorn - dopedsemiconductor substrateppsourcedrainsourcegatesubstratedrainsourcegatesubstratenmospmossymbolsymbolcmos工藝與器件metalpolysilic

3、onoxiden-diffusionp-diffusionp-substraten-substratedepletion source gate drainpnmos source gate drainnpmoscmos工藝與器件aout+cmos工藝與器件vddpullupnetworkpulldownnetworkvssoutinputsaout+cmos工藝與器件cmos工藝與器件cmos工藝與器件p-welln-wellsubstratecmos工藝與器件p-welln-wellpolypolygate oxidecmos工藝與器件p-welln-wellpolypolyn+n+p+p

4、+cmos工藝與器件p-welln-wellpolypolyn+n+p+p+metal 1metal 1viascmos工藝與器件cmos工藝與器件wlwlcmos工藝與器件光源(uv,duv,euv)孔徑（圓形，環(huán)形，四極形）聚光透鏡掩模（二相，移相）孔徑投影透鏡硅片上附光刻膠cmos工藝與器件n-well掩膜版：為n阱掩膜，用以限定n阱區(qū)面積和位置制造步驟：用該版制造 n阱 注：n阱用于制作pmos管（而nmos管在原基片襯底上制作）n-welln-well maskp-substraten-welln+離子離子mask俯視圖mask剖面圖cmos工藝與器件active掩膜版：為薄氧化層區(qū)

5、掩膜，用以確定薄氧化層區(qū)的面積和位置。該區(qū)域覆蓋了所有該區(qū)域覆蓋了所有pmos和和nmos管的源、漏和柵的制管的源、漏和柵的制作區(qū)域作區(qū)域，故該版又稱(chēng)為有源區(qū)版（active版）制造步驟：用該版完成薄氧化層（柵氧化層）的生長(zhǎng)p-substraten-wellactivenitride: si3n4oxide: sio2active maskmask俯視圖mask剖面圖cmos工藝與器件active mask（負(fù)膠）activep-substraten-well制造步驟：用active掩膜版（負(fù)膠），完成場(chǎng)氧層生長(zhǎng)mask俯視圖mask剖面圖cmos工藝與器件poly掩膜版：多晶圖形掩膜，用于制

6、作多晶硅柵極以及形成電路結(jié)構(gòu)的多晶硅連線(xiàn)和電阻制造步驟：在已經(jīng)生長(zhǎng)完成的柵氧化層上完成所需多晶硅圖形p-substraten-wellpolysiliconpoly maskmask俯視圖mask剖面圖cmos工藝與器件n+掩膜版： n+摻雜區(qū)掩膜制造步驟：進(jìn)行n+離子（磷或砷）注入摻雜和擴(kuò)散推進(jìn)，形成n擴(kuò)散區(qū)（diffusion）。這里實(shí)際上是用有源區(qū)（active）作為摻雜離子注入的掩膜，由于此時(shí)是在多晶硅柵完成后，離子被多晶硅柵阻擋，不會(huì)進(jìn)入柵下的硅表面，因此形成nmos的源、漏區(qū)，而且其邊緣與硅柵邊緣對(duì)齊（ 可能有一定的overlap），硅柵起到了自對(duì)準(zhǔn)的作用，稱(chēng)硅柵自對(duì)準(zhǔn)硅柵自對(duì)準(zhǔn)n

7、+n+p-substraten-welln+ maskn+ maskn+離子離子cmos工藝與器件p+掩膜版：p+摻雜區(qū)掩膜制造步驟：進(jìn)行p+離子（硼）注入摻雜和擴(kuò)散推進(jìn)， 形成p擴(kuò)散區(qū)（diffusion）同樣，這里實(shí)際上也是用有源區(qū)（active）作為摻雜離子注入的掩膜，通過(guò)硅柵自對(duì)準(zhǔn)硅柵自對(duì)準(zhǔn)，形成pmos的漏、源n+n+p-substraten-wellp+p+p+ maskp+ maskp+離子離子cmos工藝與器件contact掩膜版：接觸孔掩膜。用以確定歐姆接觸的大小和位置，即對(duì)薄氧化層區(qū)刻出實(shí)現(xiàn)歐姆接觸的引線(xiàn)孔 制造步驟：先用該版從p管引出的p+區(qū)接觸孔、從n管引出的n+區(qū)接觸

8、孔，再生長(zhǎng)一層sio2氧化膜，然后再用該版對(duì)這層新生長(zhǎng)的氧化膜刻出實(shí)現(xiàn)歐姆接觸的引線(xiàn)孔 n+n+p-substraten-wellp+p+ contact maskcontact maskcmos工藝與器件metal1掩膜版：金屬圖形（接觸孔和連線(xiàn)）掩膜，用以確定第一層金屬需引出的接觸孔和同層金屬布線(xiàn)互連的位置和形狀制造步驟：在上一版的接觸孔光刻之后，硅片表面用cvd法沉積一層金屬膜，用該版刻下所需要的金屬膜，實(shí)現(xiàn)第一層金屬的接觸孔引出和同層金屬布線(xiàn)互連 n+n+p-substraten-wellp+p+metal maskmetal maskcmos工藝與器件到上一步為止，已完成了1層金屬（

9、連線(xiàn)），算上那層多晶（連線(xiàn)），我們稱(chēng)之為1p1m。但由于電路的復(fù)雜性，僅靠這兩層連線(xiàn)的不夠的，所以有了1p2m、1p3m1p6m、1p8m等工藝。因此，接下來(lái)制造步驟就是以下兩層掩膜版/兩步驟的重復(fù)：via12掩膜版：第一層金屬和第二層金屬的連接孔掩膜。用以確定其大小和位置，刻出兩層金屬連接點(diǎn)的連接孔制造步驟：先生長(zhǎng)一層sio2氧化膜，再用該版對(duì)這層新生長(zhǎng)的氧化膜刻出兩層金屬連接點(diǎn)的連接孔metal2掩膜版：第二層金屬圖形（連接孔和連線(xiàn)）掩膜，用以第二層金屬需引出的連接孔和同層金屬布線(xiàn)互連的位置和形狀制造步驟：在硅片表面用cvd法沉積一層金屬膜，用該版刻下所需要的金屬膜，實(shí)現(xiàn)金屬層歐姆引出和互

10、連via23/metal3 cmos工藝與器件p-阱柵n+n+金屬1金屬2viacontact上一頁(yè)的圖示cmos工藝與器件passivation掩模版：鈍化層光刻掩膜。它是最后一步，確定應(yīng)暴露的壓焊區(qū)壓焊區(qū)或內(nèi)設(shè)測(cè)試點(diǎn)接觸區(qū)內(nèi)設(shè)測(cè)試點(diǎn)接觸區(qū)的位置和大小完成金屬互連之后，為免受以后雜質(zhì)侵入和損傷，要進(jìn)行芯片表面鈍化，沉積一層鈍化膜（如si3n4或磷硅玻璃、聚烯亞胺等）覆蓋整個(gè)表面，但壓焊區(qū)及內(nèi)設(shè)測(cè)試點(diǎn)需要刻去鈍化層備用。 cmos工藝與器件n-well processvddout(a )(b)inoutvddvssp+p+n+n-wellp-substrate(c)p+n+n+p-substr

11、aten-wellp+(d)contact cutpolysilliconmetalgate oxide field oxiden+p+p+n+n+n-wellp-substratep+n+vddcontactvsscontactvddvss(a)outvddvssin(b)n-well process with substrate contactpmos襯底接電源、nmos襯底接地cmos工藝與器件twin - well processn+ n+ n+ p+p+p+p-transistorn-transistorn-wellp-wellepitaxial layervdd contactvs

12、s contactn+ substrate(b)(a) vdd vssinoutcmos工藝與器件cmos工藝與器件cmos工藝與器件柵襯底sio2xoxvg+-cmos工藝與器件柵漏源電流idvds vt柵漏源電流id柵漏源idn+n+p-襯底d+s-gbvgs+-耗盡區(qū)n-溝道dgsvds = vgs vt 即vgd =vgs - vds = vtvds vgs vt 即vgd =vgs - vds vgs - vt0.01.02.03.04.05.0vds (v)12id (ma)線(xiàn)性區(qū)飽和區(qū)vgs = 5vvgs = 3vvgs = 4vvgs = 2vvgs = 1v vds = v

13、gs-vt平方關(guān)系夾斷夾斷飽和區(qū)飽和區(qū)cmos工藝與器件tttvvv0cmos工藝與器件bstvvn+n+p-襯底d+s-gbvgs+-耗盡區(qū)n-溝道cmos工藝與器件cmos工藝與器件cmos工藝與器件柵襯底sio2xoxvg+-cmos工藝與器件cmos工藝與器件n+depletion regionsubstrate (p)bottomwallcapacitancesidewallcapacitancescmos工藝與器件cmos工藝與器件cmos工藝與器件cmos工藝與器件cmos工藝與器件cmos工藝與器件p-阱柵柵n+n+金屬1金屬3金屬2過(guò)孔viacontactcmos工藝與器件cmos工藝與器件平板邊緣cmos工藝與器件金屬2金屬1金屬1cmos工藝與器件cmos工藝與器件金屬cmos工藝與器件低頻高頻低頻高頻cmos工藝與器件dcmos工藝與器件cmos工藝與器件p+p+ vddn+n+vss nwellvssvddyainv：剖面圖和版圖(俯視圖)對(duì)照nmospmosaout+cmos