CMOS模擬集成電路設(shè)計(jì)_ch11基準(zhǔn)

1、CMOS模擬集成電路設(shè)計(jì)模擬集成電路設(shè)計(jì)帶隙基準(zhǔn)帶隙基準(zhǔn)什么是基準(zhǔn)？什么是基準(zhǔn)？the ideal reference is independent of PVT模擬集成電路中，我們常常要用到基準(zhǔn)電壓或電流模擬集成電路中，我們常常要用到基準(zhǔn)電壓或電流（其大小不隨（其大小不隨工藝偏差、電源電壓和溫度工藝偏差、電源電壓和溫度變化）變化）基準(zhǔn)電壓運(yùn)用舉例基準(zhǔn)電壓運(yùn)用舉例電阻型基準(zhǔn)電阻型基準(zhǔn)優(yōu)點(diǎn)優(yōu)點(diǎn)缺點(diǎn)缺點(diǎn)為了獲得與電源電壓無(wú)關(guān)的基準(zhǔn)電壓，我們使用為了獲得與電源電壓無(wú)關(guān)的基準(zhǔn)電壓，我們使用自偏置結(jié)構(gòu)的基準(zhǔn)源自偏置結(jié)構(gòu)的基準(zhǔn)源自偏置的自偏置的MOS基準(zhǔn)源基準(zhǔn)源Bootstrapped 自舉自舉Boots

2、trapping or booting refers to a group of metaphors that share a common meaning: a self-sustaining process that proceeds without external help忽略溝調(diào)效應(yīng)的情況下，忽略溝調(diào)效應(yīng)的情況下，IREF、IOUT相互比例復(fù)制，與相互比例復(fù)制，與VDD無(wú)無(wú)關(guān)，可以為任意值！關(guān)，可以為任意值！使用共源共柵結(jié)構(gòu)，削弱溝道使用共源共柵結(jié)構(gòu)，削弱溝道長(zhǎng)度調(diào)制效應(yīng)的影響長(zhǎng)度調(diào)制效應(yīng)的影響在忽略溝調(diào)效應(yīng)的影響下，電在忽略溝調(diào)效應(yīng)的影響下，電流鏡使兩邊電流相等流鏡使兩邊電流相等I

3、IVsVs為了唯一確定電流值，我們對(duì)為了唯一確定電流值，我們對(duì)電路加入另一個(gè)約束條件電路加入另一個(gè)約束條件因?yàn)殡娏飨嗟?，下面因?yàn)殡娏飨嗟?，下面NMOS的的VGS相等，即相等，即源極電壓源極電壓VS相等相等IIVsVs二極管的電壓電流滿足指數(shù)關(guān)系：二極管的電壓電流滿足指數(shù)關(guān)系：因?yàn)橐驗(yàn)閂S相等，有相等，有l(wèi)nDTVVKIRRexp(/)DSDTIIVV1ln(/)DTDSVVII2ln(/)DTDSVVIKI選擇選擇R的阻值，我們可以的阻值，我們可以得到想要的電流大小，該得到想要的電流大小，該電流與電源電壓無(wú)關(guān)。電流與電源電壓無(wú)關(guān)?，F(xiàn)在我們來(lái)探討一下，怎樣得到一個(gè)與溫度無(wú)關(guān)（零溫度系現(xiàn)在我們來(lái)探討一下，怎樣得到一個(gè)與溫度無(wú)關(guān)（零溫度系數(shù)）的電壓量。數(shù)）的電壓量。正溫度系數(shù)（正溫度系數(shù)（PTAT）負(fù)溫度系數(shù)（負(fù)溫度系數(shù)（CTAT）按照適當(dāng)?shù)谋壤凑者m當(dāng)?shù)谋壤爰泳涂梢缘玫较爰泳涂梢缘玫搅銣囟认禂?shù)零溫度系數(shù)lnDTVVKIRRPTAT電流電流lnTRVKVLRRPTAT電壓電壓CTAT電壓電壓DVln1.2TREFRDDVKVVVLRVVR調(diào)整比例調(diào)整比例L使正負(fù)溫度系數(shù)抵消使正負(fù)溫度系數(shù)抵消可以看到要得到準(zhǔn)確的零溫系數(shù)，電阻的比例可以看到要得到準(zhǔn)確的零溫系數(shù)，電阻的比例L非常非常關(guān)鍵。因此電阻的阻值大小可能需要關(guān)鍵。因此電阻的阻值大小可能需要