MB96F623R硬件手冊(cè)第14章PPG中文翻譯

1、14章：可編程脈沖發(fā)生器這章解釋說(shuō)明了可編程脈沖發(fā)生器的功能和運(yùn)行。i綜述2運(yùn)行3 .寄存器4 .汪思1 .綜述可編程脈沖發(fā)生器（ppgs）被用來(lái)獲得單次方波輸出或者是pwm輸出。ppgs具有軟 件可編程周期和占空比的能力，它可以通過(guò)軟件和觸發(fā)一個(gè)ad轉(zhuǎn)換來(lái)延緩pwm輸出信號(hào)發(fā)生白開(kāi)始，ppgs能輕松的運(yùn)用在很廣的應(yīng)用范圍中。為了增強(qiáng)它的靈活性，ppgs能被配置成一個(gè)16位分辨率的pwm通道，或者是2個(gè)獨(dú)立的有8位分辨率的pwm輸 出。此外，ppgs能在一個(gè)斜波輸出模式，在定義開(kāi)始工作和終止工作值之間改變輸出 信號(hào)工作。*可編程脈沖發(fā)生器特征輸出波形：ppg能生成下面種類的波形pwm波形mor

2、mal polarity:inverted polarity:單次方波normal polarity:inverted poldrity:l h _lbt l h夾具式曲線輸出duty 占空比.正常極性：“l(fā)”夾具式曲線輸出.反向極性：“h”夾具式曲線輸出計(jì)數(shù)周期：8種選擇；。外圍時(shí)鐘周期（clkp1 ）的1倍,1/4,1/16,1/64或者選擇的重新裝載定時(shí)器溢出信號(hào)的1倍,1/4,1/16,1/64 （見(jiàn)13章16位重新裝載定時(shí)器）周期：設(shè)置范圍=占空比值65535 （用一個(gè)16位的寄存器定義的）或者占空比值 255 （用 一個(gè)8位的寄存器定義的）。周期=計(jì)數(shù)周期x （ pcsr寄存器值+

3、1）。在全部范圍運(yùn)行模式中周期這樣定義：周期=計(jì)數(shù)周期x pcsrw存器值。（例子）計(jì)數(shù)周期 二32mhz（31.25ns）, pcsr直二63999 （16位運(yùn)行模式）。周期二31.25nsx （ 63999+1） =2ms占空比：設(shè)置范圍=0周期值（用一個(gè)16位寄存器或一個(gè)8位寄存器定義的）。占空比時(shí)間二計(jì)數(shù)周期x （ pdut寄存器值+1）。在全部范圍運(yùn)行模式下占空比設(shè)置是這樣的：占空比時(shí)間二計(jì)數(shù)周期x pdutw存器值中斷：6種供選擇。軟件觸發(fā)或外部觸發(fā)（ttgx pin）。計(jì)數(shù)器借用（循環(huán)匹配）。占空比匹配。計(jì)數(shù)器借用（循環(huán)匹配）或占空比匹配。在ppg循環(huán)中定義的計(jì)數(shù)點(diǎn)匹配。在斜波輸

4、出模式運(yùn)行時(shí)終止占空比匹配激活的觸發(fā)器：。軟件觸發(fā)器。內(nèi)部觸發(fā)器。外部觸發(fā)器（ttg pin ）。普通內(nèi)部觸發(fā)器，能觸發(fā)所有的有效的ppg資源在芯片上有大量的可自由配置的重裝載定時(shí)器下溢信號(hào)作為額外的預(yù)分頻器輸入ppg循環(huán)中的特殊計(jì)數(shù)點(diǎn)能被配置在ppg計(jì)數(shù)器達(dá)到計(jì)數(shù)點(diǎn)值的時(shí)候：。能生成adc觸發(fā)。需要請(qǐng)求一個(gè)終端在斜波輸出的斜波超過(guò)被選擇的可重新裝載的定時(shí)周期時(shí)，斜波輸出模式運(yùn)行允許擦除在方始占空比和終止占空比配置值之間的pwm信號(hào)工作。*可編程脈沖發(fā)生器簡(jiǎn)化框圖圖1-1可編程脈沖發(fā)生器簡(jiǎn)化框圖counl clockttduty value*可編程脈沖發(fā)生器構(gòu)成4個(gè)可編程脈沖發(fā)生器形成帶普通g

5、cn寄存器的一組。在表1-2中，下面符號(hào)被使用:n=可編程發(fā)生器的數(shù)量g=可編程發(fā)生器的組數(shù)量(n/4為一組)i= (n modulus 4 ) index of programmable pulse generator within the gourp表1-2可編程脈沖發(fā)生器配置圖口e£ e，日里 sc rire siqgj ifikklqf氏ed .需titalih aufi 仇口lpc5rlpdu1hpdutlphrsbtftjjirihhcload eira 嫻*psdrh i psdrll.ptdrhpldrldjfcixbf lpr5s£3ler&uih

6、0*rlslksflicoffiwn?一.tigig-n 5utsell： 1 j 1pfpchi口針l .pgsnrhttrshbl 14 尸5；5匍dsllfiuttg. 砧j二4h取teyg_rtu rl11 rhj43ftltl s qlt -e迎忸i ti jtvppampl. frvh frmlheg日i i 'l j i 1ffttfh frml strd:; modbln 也：t'to fm ek： t ft i”，'wpoimajibufwlculp jrit nnrlwktl>3 ednusi uqeptmrhp : urlfrpl pcl |

7、 pldi i siifici inadtflghlltanla aoseu汪息:這個(gè)圖表對(duì)其他的可用的ppgs有效。對(duì)于配置 rlt信號(hào)，請(qǐng)查看“13章 16位重裝載定時(shí)器（帶時(shí)間計(jì)數(shù)功能）rlt。當(dāng)rlt沒(méi)有被請(qǐng)求為ppg運(yùn)行時(shí)，它可以被用作一個(gè)正常的2.運(yùn)行操作ppgs提供了獨(dú)立的或聯(lián)合的編程的脈沖輸出。個(gè)別獨(dú)特的模式在下面描述。* pwm操作ppg管腳中生成。在pwm操作中，可變的占空比脈沖從(3) enable countcnte.nactixtion trigger |u)8000pc0rxpdutx 0007(2) writebuffer x g。(cycle value)buf

8、fer duk value)dovti count480000003(6) rewriter load0007/13) load0005,reloadvalue(ptmr)00070005(sjloada! ch3) loadmatch(10) de wn counti borrow(11)1 bonowinvert clearreloadmatchppg pin outputnormal _polarity invert(12) clearinvertimenedpolarityduty cycleinterrupt causet feffective edgedu tv matchcoun

9、ter borrowcounter ba nowduty match1）寫(xiě)入一個(gè)周期值2）寫(xiě)入一個(gè)占空比值并且將周期值傳輸?shù)骄彌_區(qū)3） 使能ppg工作4）生成一個(gè)激活的觸發(fā)5）載入周期值和占空比值6）重新寫(xiě)入占空比值并將周期值傳輸?shù)骄彌_區(qū)7）計(jì)數(shù)器遞減計(jì)數(shù)8） 遞減計(jì)數(shù)器的值等于周期值9） 對(duì) ppg pin 輸出取反10） 計(jì)數(shù)器遞減計(jì)數(shù)11） 計(jì)數(shù)器借位12） 清除 ppg pin 輸出（返回正常）13） 重新載入周期值14） 重新載入占空比值15） 重復(fù)步驟 714公式：周期=周期值（pcsr） +1x計(jì)數(shù)周期占空比=占空比值（pdut） +1x計(jì)數(shù)周期脈沖輸出寬度=周期值（pcsr）-

10、占空比值（pdut） x計(jì)數(shù)周期*單次方波輸由操作在單次方波輸出操作中，單次方波脈沖從 ppg pin中生成。該操作不能被用在 8位模式中，也不能與開(kāi)始延時(shí)特征一起使用。 enable countcnte 陰iact kation trigger 1(1)pcsr x spqqpdct0007(2)buffer x 8000 (cycle value)r (5) loadbuiter (duty value) down count value (ptmr)0007 -ppg pin outputnormal _ polarity0007(5) load6) dawn count(7) nfai

11、ch8 down count(10) borrow(9) inven(11) cleardutyinverted polaritycyclebnerrupteffect ive edgecounter borr owduty n)a(ch1）寫(xiě)入一個(gè)周期值2）寫(xiě)入占空比值并將周期值傳輸?shù)骄彌_區(qū)3） 使能ppg工作4）生成一個(gè)激活的觸發(fā)5）載入周期和占空比值6）計(jì)數(shù)器遞減計(jì)數(shù)7）遞減計(jì)數(shù)器值等于占空比值8） 對(duì)ppg pin輸出取反9）計(jì)數(shù)器往下計(jì)數(shù)10）計(jì)數(shù)器借位11）清除ppg pin輸出12）操作序列完成*重啟操作重啟操作如下描述:個(gè)重啟無(wú)效，那么第二次和后來(lái)的觸發(fā)在pwm和one-sho

12、t操作中都沒(méi)有作用。（第二個(gè)和后來(lái)的跟隨往下計(jì)數(shù)器的停工的觸發(fā)是功能性的）*開(kāi)始延時(shí)模式在開(kāi)始延時(shí)模式中，pwm輸出地生成被psdr ppg計(jì)數(shù)周期延后。*:因?yàn)殚_(kāi)始延時(shí)模式是可選擇的，不可能在所有的設(shè)備上使用。請(qǐng)參考相應(yīng)設(shè)備的數(shù) 據(jù)表。cntestrd jtriggerpsdr0007pcsrpdutbuffer(duty value)down count(ptmr) j8000-00070005ppg pin outputnormal polarityinverse polarityinterrupt cause*斜波輸由模式8000(00058 dutystart delaycycle7

13、0005t 1tteffectivedutycounterdulypwm startmatchborrowmatch在斜波輸出*ii式中，pwm占空比隨著每個(gè)選擇的重新載入的定時(shí)器下溢脈沖增加(pcn2: ridh/ridl= "0")或者減少(pcn2: ridh/ridl= "1")。pwm 輸出波形從通過(guò)pdut寄存器定義占空比時(shí)間，占空比時(shí)間值增加/減少直到結(jié)束占空比時(shí)間。*:因?yàn)樾辈ㄝ敵瞿Ｊ绞强蛇x擇的，不可能在所有的設(shè)備上使用。請(qǐng)參考相應(yīng)設(shè)備的數(shù)據(jù)表。ra'jprid,巴y?pe dr500。x °0°sx 配

14、76;。x 7000旦旦湍%叮嚴(yán)0。x。期x酸口.、(3pdut 7日0。x 5000x 000日x .。iii iii iii ii i i i hill ii iituf (timer)interrupt causeend duty matchend duty match end duty match1) 達(dá)到最終的占空比后，pdut寄存器更新為最終的占空比。2) 軟件設(shè)置新的pedr值。3)斜波輸出模式無(wú)效時(shí)，pedr值移至最終的占空比。4) 軟件設(shè)置新的pedr值5) 達(dá)到最終的占空比后，pdut寄存器更新為最終的占空比。6)斜波輸出模式無(wú)效時(shí)，此后 pedr值被移至最終的占空比。7)

15、 達(dá)到最終的占空比，pdut寄存器更新為最終的占空比。8)軟件設(shè)置新的pedr值，但是它會(huì)在斜波輸出模式無(wú)效后變成激活狀態(tài)。(傳輸?shù)阶罱K占空比緩沖寄存器)*全范圍模式ppg計(jì)數(shù)器借位發(fā)生在 ptmr=1的時(shí)候。因此，設(shè)置 pdut=0 , ppg輸出管腳一直 保持“ 0”。相應(yīng)的，設(shè)置 pdu=pcsr,ppg輸出在整個(gè)運(yùn)行過(guò)程中都保持高電平。cntefrm 公式：周期二周期值（pcsr） x計(jì)數(shù)周期占空比=占空比值（pdut x計(jì)數(shù)周期輸出脈沖寬度=周期值（pcsr -占空比值（pdut x計(jì)數(shù)周期3寄存器這部分解釋說(shuō)明了可編程脈沖發(fā)生器中使用的寄存器的配置結(jié)構(gòu)和功能。*可編程脈沖發(fā)生器的寄

16、存器列表abbreviatedregister nameregister namereferencepcnnppg control status registersee31epcnlnextended ppg control status register 1see 3/2epcn2nextended ppg control status reghter 2see 3.3gcnlggeneral control register 1see 3 4gcnzggeneraj control register 2see 3.5gcn3ggeneral control register 3see 3.

17、6gcn4ggeneral control register 4see 3.7gcn5ggeneral control register 5see 3 8pcsrnppg cycle setting registersee 3,9pdutnppg duty setting registersee 110ptmrnppg tinier registersee 111psdrnppg start delay registersee 3j2ptpcnppg timing point capture registers優(yōu) 3.13pedrnppg end duty registersee 114gcn

18、rgeiieraj control registersre 3.153.1. ppg控制狀態(tài)寄存器（pcnn ）*ppg控制狀態(tài)寄存器（pcnn ）ppg控制狀態(tài)寄存器（pcnn）控制ppg的運(yùn)行和狀態(tài)。pcnihbit151431211098cnte )stgrmdsertrgckslcksopgms )modattributer/wromrayr/wrawr/wrwrwinitial 'alue00000000rewrite during operation00xxxxxxpcnubit764a210egs1 |egsoiren1rqf |1rs1irsooe |oselattri

19、buterjwravravr/wewrarwravinllidl vdlue00000000rewrite during operationxx00xx0xo : rew ritablex: nor writablebit 15 unte: timer enabe cp曰mtigbitdescription0stop1operation這一位能使ppg運(yùn)行。bit14stgr:軟件觸發(fā)bitdescription0the operadon is unaffected by writing (roav； the read value is always o').1software tri

20、gger activation當(dāng)軟件觸發(fā)位設(shè)置為“ 1”時(shí)，分別從一個(gè)內(nèi)部或外部觸發(fā)生成一個(gè)軟件觸發(fā)去激活ppg,（en位，reload timer輸出，ttg輸入）。這個(gè)觸發(fā)獨(dú)立于邊沿選擇位egs1和egs0的設(shè)置。bit13 mdse:模式選擇bitdescription0pwm operation1one-shot operation模式選擇位設(shè)置為“ 0”時(shí)，一個(gè)pwm操作能生成所需序列的脈沖波。模式選擇位設(shè)置為“ 1”時(shí)，脈沖輸出只生成一次。bit12 rtrg:使能重啟bitdescription0disable restart.1enable restart.當(dāng)使能重啟位設(shè)置為“

21、 1”時(shí)，一個(gè)觸發(fā)（軟件/內(nèi)部/外部）會(huì)重啟ppg運(yùn)行（取決于觸發(fā) 器的配置）。bitll , bit10 cks1 , cks0 :計(jì)數(shù)群選擇bitllblt1odescription00clock selected by cksel01clock selected by cksel divided by 410clock selected by cksel divided by 16i1clock selected by cksel divided by 64bit9 pgms:ppg輸出掩碼選擇bitdescription0no output mask1output mask (outp

22、ut l1lr levellatched:osel="0 >>ppg輸出掩碼選擇位設(shè)置為“ 1”時(shí)，不管模式，周期和工作時(shí)間怎么設(shè)置，ppg輸出能被夾持在“ l”或" h”。輸出電平能使用輸出極性說(shuō)明位（pcn:osel）指定。bit8 mod:ppg16 位/8位運(yùn)行模式bitdescription016 rbit mode18-bit modemod位設(shè)置為“ 0”時(shí)，定義一個(gè)16位分辨率的pwm輸出信號(hào)mod位設(shè)置為“ 1”時(shí)，8位分辨率用于 pwm輸出信號(hào)bit3 , bit2 irs1 ,irs0:中斷源選擇bit7, bit6egs1 , egs0:

23、輸入觸發(fā)邊沿選擇bit7bit6description00no edge selected, triggenng of ppg only possible by pcniin:strg01rising edge10falling edge11both edges (rising edge, orp falling edge)設(shè)置egs1=0, egs0=0時(shí)，ppg只能被pcnn： strg觸發(fā)。觸發(fā)器 en3:0,重新裝載定時(shí) 器和外部觸發(fā)器都不能使 ppgn觸發(fā)。egs1和egs0的其他設(shè)置只會(huì)影響觸發(fā)器en3:0,重新裝載定時(shí)器和外部觸發(fā)器。在pcnn :strg觸發(fā)器中寫(xiě)入"

24、1"，相應(yīng)的ppg獨(dú)立于pcnn： egs1和pcnn : egs0的設(shè)置。bit5 iren: 中斷請(qǐng)求允許bitdescription0disable intenupt requests.1enable intemipt requests.bit4 irqf:中斷請(qǐng)求標(biāo)志bitdescriptionreadwrite0no interrupt requestclear the interrupt request flag.1interrupt requestwriting 1 1 has no effect.如果終端請(qǐng)求標(biāo)志為“ 1”并且同一時(shí)間將“ 0”寫(xiě)入該位，那么通過(guò)硬件設(shè)

25、置中斷請(qǐng)求標(biāo)志 擁有最高優(yōu)先權(quán)。當(dāng)使用一個(gè)讀修改寫(xiě)指令時(shí)，不管該位值為多少，讀取值為“1”。epcn1:irs2bit3bit2description000software trigger or external trigger input001counter borrow (16-bit or both 8-bit parts if mod= 1 ')010the counter matches the duty value (16-bit or both 8-bit parts jfmod=1,l')011co timer borrow or the counter equ

26、als the duty alue (16-bit or both 8-bit pans ifmod=t')100timing point capture (16-bit or both 8-bit parts ifmod二t)101end duty match 16-bit or both 8-bit parts if mod= 1)和epcn1寄存器中得irs2位一起，irs1位和irs0位選擇運(yùn)算去生成一個(gè)中斷請(qǐng)求。bitl oe: ppg輸出允許bitdescription0output disabled1output enabledbit0 osel: ppg 輸出極性說(shuō)明b

27、itdescription0normal polarity1inverted polarity當(dāng)ppg輸出掩碼選擇位(pcn:pgms)被設(shè)置為“1”，如果輸出極性說(shuō)明位(osel)被設(shè) 置為“ 0”，輸出被夾在“ l”電位；如果輸出極性說(shuō)明位設(shè)置為“ 1”，輸出被夾在“ h”電 位。*擴(kuò)展的ppg控制狀態(tài)寄存器 1 (epcnin)擴(kuò)展的ppg控制狀態(tài)寄存器1 (epcnin)控制ppg的運(yùn)行和狀態(tài)。epcnlhnbit15141312li1098-wfgg| trigirs20e2frmiifrmlattribute.r/wr/wravravr/wr/winitial valuexx(10

28、0000rewrilr during operation-.x0x0xxepc ml lnbit7g543210口 selzridhridl| ramphrampltpchtpclstrdallributeravr/wr/wr/wr/wravr/wr/wnitial valueuu000000rewrite during工operation 0 : rewritable x : nol writable0000oxbit15 , bit14-：未定義通常為“ 0”。讀取值未定義。在這一位，讀修改寫(xiě)操作對(duì)這個(gè)寄存器無(wú)效。bit13 wfgg:波形發(fā)生器 ppg選通_ jbitdescriptio

29、n0世 fonn general or cannot gate llw gencnitidn of iho pwm outptii1waveform generator can gate the generation of the pwm outputpwm輸出能被波形發(fā)生模塊使用和處理。這對(duì) 16位和8位運(yùn)行模式的ppg來(lái)說(shuō)都可以。 然而，在8位ppg運(yùn)行模式中，兩個(gè) ppg輸出（ppga和ppgb）都開(kāi)選通了，不可能通 過(guò)波形發(fā)生器只處理一個(gè) ppg輸出并且利用另外一個(gè) ppg輸出作其他用處。為了利用這個(gè)特征，ppg允許位pcn:cnte應(yīng)該保持在它不活躍值“ 0”。在控制位 wfgg 設(shè)

30、置為“1”后，波形發(fā)生器通過(guò) gate ppg輸入控制ppg運(yùn)行，車入被ppg觸發(fā)和ppg 允許使用。因此，gate輸入被加到可能的 ppg觸發(fā)器中，通過(guò)gcn1 : tsel控制位（gcn1 : tsel="1000”）可選擇的。對(duì)于觸發(fā)器，gate信號(hào)上升沿還是下降沿能定義的（通過(guò)設(shè)置pcn:egs控制位）。取決于gate信號(hào)邊沿作為觸發(fā)， gate允許位電位也相應(yīng)被定義（上 升沿觸發(fā)=高電位使能ppg啟用和相反）。gate信號(hào)改為不活躍后（ppg不工作），ppg 輸出通常會(huì)改變?yōu)槟J(rèn)（ppg運(yùn)行前的）。bit12 trig: ppg 開(kāi)始/觸發(fā)事件標(biāo)志bitdescriptio

31、nreadwrite0no interru pl requestclear the flag.iintcmipt requestwriting 't' has no effect當(dāng)pwm輸出產(chǎn)生開(kāi)始時(shí)觸發(fā)標(biāo)志位設(shè)置為“ 1”。在開(kāi)始延時(shí)模式 epcn1 : strd= "1”， 它會(huì)發(fā)生在定義開(kāi)始延時(shí)的末端。對(duì)于所有其他的運(yùn)行模式( epcn1 : strd=0 )，檢測(cè)到 ppg觸發(fā)時(shí)標(biāo)志位變?yōu)椤?1”。如果觸發(fā)標(biāo)志位為“ 1”，與此同時(shí)寫(xiě)入“ 0”代替“1”，通過(guò)硬件設(shè)置標(biāo)志位有最高的優(yōu)先 級(jí)。在利用一個(gè)讀修改寫(xiě)指令時(shí)，不管該位值為多少，讀取值為1。bit11 i

32、rs2 :額外的中斷選擇irs2pcn:irs1pcn:irsodescriptton000software trigger or external trigger inpul001counter borrow (16-bit or both 8-bit parts if mod='')q10the counter matches the duly value (16-bil or both 8-bit parts if mod=,hr)011counter borrow or die counter equals lhe duty value (16-bil or both

33、8-bit pats if mod=" 1")100timing point capture (16 bit or both 8 bh parts if mod。1電1end duty match (16-bit or both 8-bit parts if和pcn寄存器的irs1位和irs0位一起，選擇操作生成一個(gè)中斷請(qǐng)求。bit10 oe2:ppgb輸出允許位bitdescription0output disabled1output rnabjrd在8位模式運(yùn)行中(pcn:mod=1 ),該位能使ppgb信號(hào)輸出(8位分辨率pwm信號(hào)被高8位寄存器部分配置)。在16位模

34、式運(yùn)行中(pcn:mod=0 ) oe2控制位設(shè)置為1,也能在ppgb輸出管腳生成16 位ppg信號(hào)。如果再加上 epcn1 : osel2位設(shè)置為1,帶反極性的16位ppg信號(hào)被發(fā)送 到ppgb輸出管腳。bit9frmh:全范圍模式(高 8位部分)bitdescription0ppgb output signal has periixl of pcsr+t »nd duty ofpdut+1 couni clock cycles1ppgb output signal has period of pcsr and duly of pdut count clock cycles該位設(shè)置

35、為1時(shí)，極限情況 pdut=pcsr在ppgb輸出生成“ h pdut=0 , 一直生成”lbit8 frml:全范圍*ii式（16位或低8位部分）bitdescription0ppga output signal has period of pcsr+1 and duty of pdut+1 count dock cycles1ppga output signal has perind of pcsr and duty nf pdut couni clock cycles該位設(shè)置為1時(shí)，極限情況pdut=pcsr在ppga輸出生成“h"。pdut=0 , 一直生成“l(fā)”。bit7

36、osel2 : ppgb輸出極性說(shuō)明（高 8位部分）bitdescription0ppgb out pul signalnormal polarity1ppgb output signal ha$ invcried polarity在16位運(yùn)行模式（pcn:mod=0 ）中，如果oe2控制位設(shè)置為1, ppgb輸出管腳依然輸出 16位ppg信號(hào)。如果此外再將 osel2位設(shè)置為1, ppgb輸出管腳會(huì)生成反極性的 ppg信 號(hào)。bit6ridh:占空比增加/減少在斜波輸出模式（高 8位部分）bitdescription0increment pwm duty of ppgb output in

37、ramp mode until thf end duty is reached1dnrrpment pwm duty of ppgb nutput in ramp modi' until lh? end duty 8 reachedbit5ridl:占空比增加/減少在斜波輸出模式（16位或低8位部分）bitdescription0increment pwm duty of ppga output in ramp mode unul 山心 end duty is reached1decrcmenl pwm duty of ppga ouiput in ramp mode unit! th

38、e end duly is reached在16位運(yùn)行模式中（pcn:mod=0 ） ridl位控制16位pwm信號(hào)占空比的增大/減小功能, 并且在8位運(yùn)行模式中（pcn:mod=1 ）,它專門(mén)用于低 8位pwm輸出。bit4 ramph:斜波輸出模式選擇（高 8位部分）bitdescription0disable ramp mode tor ppgb outpul1enable ramp mode for ppgb output當(dāng)pcn:mod=1時(shí)，該位確保斜波輸出模式 pwm運(yùn)行在高8位部分。在這個(gè)模式中，pwm 的占空比隨著每個(gè)外部觸發(fā)信號(hào)（7個(gè)可能的重新裝載定時(shí)器下溢信號(hào)選一個(gè)）增大

39、（pcn2寄存位ridh為0）或減?。╮idh為1）。pwm輸出波形通過(guò) pduth寄存器定義占空比 而開(kāi)始，并且占空比值增大 /減小直到達(dá)到 pedrh寄存器原先定義的占空比值。實(shí)際上， pwm輸出占空比的更新發(fā)生在 pwm周期的末端。bit3 rampl:斜波輸出模式選擇（16位或低8位）bitdescription0disable ramp mode for ppg a output1enable ramp inode for ppg a output當(dāng)pcn:mod=1時(shí)，該位確保斜波輸出模式pwm運(yùn)行在低8位部分。在16位運(yùn)行中，該位控制了 16位pwm的斜波輸出模式。在這種模式中，

40、pwm占空比隨著每個(gè)外部觸發(fā)信號(hào)（7個(gè)可能的重裝載定時(shí)器下溢信號(hào)中選一個(gè)） 增大（epcn1寄存位ridl為0）或減?。╮idl 為1）。pwm輸出波形通過(guò)pdut/pdutl寄存器定義占空比開(kāi)始， 并且占空比增大/減小直 到達(dá)到pedr/pedrl定義的占空比值。 實(shí)際上，pwm輸出占空比的更新發(fā)生在 pwm周期 的末端。bit2 tpch:定時(shí)點(diǎn)采集選擇（高 8位部分）bitdescription0disable timing point capture mode fbrppgb output1enable timing point capture mode ibr ppgb ouipul

41、如果該位設(shè)置為1并且pcn:mod=1 , ppg計(jì)數(shù)器（高8位部分）和ptpch匹配生成一個(gè)adc觸發(fā)信號(hào)bit1 tpcl :定時(shí)點(diǎn)采集選擇（16位或低8位）bitdescription0disable timing point capture mode for ppga output1enable timing point capture mode for ppga oulpul如果該位設(shè)置為1,并且pcn:mod=1 , ppg計(jì)數(shù)器（低8位部分）和ptpcl匹配生成一個(gè)adc觸發(fā)信號(hào)。相應(yīng)的，在 16位運(yùn)行時(shí)，ppg計(jì)數(shù)器值和ptpc匹配生成一個(gè) adc觸 發(fā)信號(hào)。bit0 strd

42、:開(kāi)始延時(shí)模式bitdescription0delated start of pwm output generation is disabled1delayed start of pwm output generation is enabled如果strd位設(shè)置為1, pwm輸出生成通過(guò) psdr+1個(gè)周期的ppg計(jì)數(shù)時(shí)鐘延時(shí)。如果全 范圍模式激活（frmh/frml=1 ） ,ppg計(jì)數(shù)時(shí)鐘的psdr周期開(kāi)始延時(shí)。3.3擴(kuò)展的ppg控制狀態(tài)寄存器2 （epcn2n）*擴(kuò)展的ppg控制狀態(tài)寄存器 2 （epcn2n）擴(kuò)展的ppg控制/狀態(tài)寄存器2 （epcn2n）控制著ppg的運(yùn)行和狀態(tài)。ep

43、cn21/1bit16543210tchtcledmhedmldthdtlprdhprdl altribulermravr/wrayr/wr/wr/wravinitial value00000q(10rewrite during。operation 0 : rewritable0000000x : not utitabkbit7 tch:定時(shí)點(diǎn)采集標(biāo)志（高8位部分）bitdescriptionreadwrite0no interrupt requestclear the flag1inlprnjpt啊writing l1' has no effect當(dāng)ppg計(jì)數(shù)器值ptmrh達(dá)到被pt

44、pch寄存器定義的定時(shí)點(diǎn)時(shí)，tch標(biāo)志設(shè)置為1.當(dāng)tch 標(biāo)志為1,并且同時(shí)寫(xiě)入。代替1,那么通過(guò)硬件設(shè)置標(biāo)志（tch=1）擁有最高的優(yōu)先級(jí)。在16位模式中（mod=0 ） , tch標(biāo)志沒(méi)有意義。在利用讀彳改寫(xiě)（rwm）指令時(shí)，不管該位值為多少，讀取值為 1.bit6 tcl :定時(shí)點(diǎn)采集標(biāo)志（16位或低8位）bitdescriptionreadwrite0no interrupt requestclear the flag1intfinjpi requestwriting j " has n。effect在16位運(yùn)行模式中（pcn:mod=0 ）,通過(guò)匹配16位寄存器ptmr和p

45、tpc來(lái)設(shè)置tcl標(biāo)志。如果 pcn:mod=1 ,該標(biāo)志是 ptmrl同時(shí)寫(xiě)入0代替1,那么通過(guò)硬件設(shè)置該標(biāo)志（和ptpcl的比值。如果 tcl標(biāo)志為1,并且tcl=1 ）擁有最高優(yōu)先級(jí)。1.當(dāng)在利用一個(gè)讀修改寫(xiě)（rwm）指令時(shí)，不管該位值為多少，讀取值都為bit5 edmh:在斜波輸出模式中結(jié)束占空比匹配（高 8位）bitdescriptionreadwrite0no inteirupl requestclear the flag1interrupt requestwilling "i" has no effect在斜波輸出模式中，當(dāng)當(dāng)前的占空比達(dá)到了被 pedrh寄存

46、器定義的占空比值時(shí)，edmh 標(biāo)志設(shè)置為1。當(dāng)edmh標(biāo)志為1,并且同時(shí)寫(xiě)入0代替1 ,那么通過(guò)硬件設(shè)置標(biāo)志（edmh=1） 擁有最高優(yōu)先級(jí)。當(dāng)控制位 epcn1 : ramph為0,或者在16位運(yùn)行模式中（mod=0 ）, edmh標(biāo)志沒(méi)有意義。當(dāng)使用一個(gè)讀修改寫(xiě)指令時(shí)，不管該位值為多少，讀取值都為1.bit4 edml:在斜波輸出模式中結(jié)束占空比匹配（16位或低8位）bitdescripllonreadwrite0no interrupl requestclear the hag1jnlerrupt rrque5twritingd, 1" has no effecl在16位運(yùn)行模

47、式中（pcn:mod=0 ），通過(guò)和pedr匹配當(dāng)前占空比值來(lái)設(shè)置 edml標(biāo)志。 如果pcn:mod=1 ,該標(biāo)志是達(dá)到 pedrl定義的占空比的結(jié)果。如果edml標(biāo)志為1,并且同時(shí)寫(xiě)入 0代替1,那么通過(guò)硬件設(shè)置標(biāo)志（edml=1 ）擁有最高優(yōu)先級(jí)。如果控制位 epcn1 : rampl為0, edml標(biāo)志沒(méi)有意義。當(dāng)使用一個(gè)讀修改寫(xiě)指令，不管該位值為多少，讀取值都為 1.bit3 dth:占空比匹配標(biāo)志（高 8位）bitdescriptionreadwrite0no inleirupl requestclear the flag1intemipt requestwriting '

48、t has no effed通過(guò)匹配寄存器 ptmrh和pduth將dth標(biāo)志位設(shè)為1。如果dth標(biāo)志位為1,并且同 時(shí)寫(xiě)入0代替1,那么通過(guò)硬件設(shè)置標(biāo)志（dth=1 ）擁有最高優(yōu)先級(jí)。在 16位運(yùn)行模式中 （mod=0） ,dth標(biāo)志沒(méi)有意義。當(dāng)使用一個(gè)讀修改寫(xiě)指令時(shí)，不管該位值為多少，讀取值都為1.bit2 dtl:占空比匹配標(biāo)志（16位或低8位）bitdescriptionreadwrite0no interrupt requestclrar the flag1intemipl requestwriting" 1" has n口 effect在16位運(yùn)行模式中（pcn

49、:mod=0 ）,通過(guò)匹配16位寄存器ptmr和pdut來(lái)設(shè)置dtl標(biāo) 志位。如果 pcn:mod=1 ,該標(biāo)志位是 ptmrl和pdutl比值的結(jié)果。如果 dtl標(biāo)志位為 1,并且同時(shí)寫(xiě)入 0代替1,那么通過(guò)硬件設(shè)置標(biāo)志位（ dtl=1 ）擁有最高優(yōu)先級(jí)。當(dāng)使用一個(gè)讀修改寫(xiě)指令時(shí)，不管該位值為多少，讀取值都為1.bit1 prdh:周期匹配標(biāo)志（高 8位）bitdescriptionreadwrite0no hiterrupl requeslclear the hag1interrupt l'equestwriting " 1h has no effect在ptmrh計(jì)數(shù)器

50、下溢時(shí)，prdh標(biāo)志位設(shè)為1.如果prdh標(biāo)志位為1 ,并且同時(shí)寫(xiě)入 0代替 1,那么通過(guò)硬件設(shè)置標(biāo)志（prdh=1 ）擁有最高優(yōu)先級(jí)。在 16位運(yùn)行模式中（mod=0 ） prdh標(biāo)志沒(méi)有意義。當(dāng)使用一個(gè)讀修改寫(xiě)指令時(shí)，不管該位值為多少，讀取值都為1.bit0 prdl:周期匹配標(biāo)志（16位或低8位）btldescriptionreadwrite0no inlenupt requestclear the flag1interrupt requestwriting ml" has no effect在16位運(yùn)行模式中（pcn:mod=0 ）,通過(guò)16位ptmr計(jì)數(shù)器下溢來(lái)設(shè)置 prdl標(biāo)志位。當(dāng)pcn:mod=1 ,該標(biāo)志是 ptmrl下溢的一個(gè)結(jié)果。如果 prdl標(biāo)志位為1 ,并且同時(shí)寫(xiě) 入0代替1,那么通過(guò)硬件設(shè)置標(biāo)示（prdl=1 ）擁有最高優(yōu)先級(jí)。在使用一個(gè)讀修改寫(xiě)指令時(shí)，不管1位值為多少，讀取值都為1.3.4 通用控制寄存器(gcn1g) general control registerl*通用控制寄存器1 (gcn1g)通用控制寄存器1 (gcn1g)選擇一個(gè)觸發(fā)輸入到一個(gè) 4個(gè)ppg構(gòu)成的ppg組。gcnlitgbit1514j312111098tsel33tsel32tsel31tsel30tse