計(jì)算機(jī)組成原理習(xí)題參考答案解析

1、完美WORD格式第3章習(xí)題參考答案1、設(shè)有一個(gè)具有20位地址和32位字長的存儲(chǔ)器，問(1) 該存儲(chǔ)器能存儲(chǔ)多少字節(jié)的信息？ 如果存儲(chǔ)器由512KX 8位SRAM芯片組成，需要多少片?(3)需要多少位地址作芯片選擇？解：(1) 該存儲(chǔ)器能存儲(chǔ)：220 3=4M字節(jié)82020需要=8片232 _ 232512K8 2198(3)用512K 8位的芯片構(gòu)成字長為32位的存儲(chǔ)器，則需要每4片為一組進(jìn)行字 長的位數(shù)擴(kuò)展，然后再由2組進(jìn)行存儲(chǔ)器容量的擴(kuò)展。所以只需一位最高位地址 進(jìn)行芯片選擇。2、已知某64位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，其地址碼為 26位，若使用4M X 8位 的DRAM芯片組成該機(jī)所允許的最

2、大主存空間，并選用內(nèi)存條結(jié)構(gòu)形式，問；(1) 若每個(gè)內(nèi)存條為16M X 64位，共需幾個(gè)內(nèi)存條？(2) 每個(gè)內(nèi)存條內(nèi)共有多少 DRAM芯片？(3) 主存共需多少DRAM芯片？ CPU如何選擇各內(nèi)存條？解：26(1)共需-64 =4條內(nèi)存條16M 漢 64 每個(gè)內(nèi)存條內(nèi)共有 型 64 =32個(gè)芯片4M漢826 主存共需多少-一 =64M 64 =128個(gè)RAM芯片，共有4個(gè)內(nèi)存條，故4M漢8 4M漢8CPU選擇內(nèi)存條用最高兩位地址 A24和A25通過2: 4譯碼器實(shí)現(xiàn)；其余的24根 地址線用于內(nèi)存條內(nèi)部單元的選擇。3、用16KX 8位的DRAM芯片構(gòu)成64KX 32位存儲(chǔ)器，要求：(1)畫出該存

3、儲(chǔ)器的組成邏輯框圖。設(shè)存儲(chǔ)器讀/寫周期為0.5卩S，CPU在1卩S內(nèi)至少要訪問一次。試問采用哪 種刷新方式比較合理？兩次刷新的最大時(shí)間間隔是多少 ？對全部存儲(chǔ)單元刷新一 遍所需的實(shí)際刷新時(shí)間是多少？解：(1)用16K X 8位的DRAM 芯片構(gòu)成64K X 32位存儲(chǔ)器，需要用64K3216K8-4 4=16個(gè)芯片，其中每4片為一組構(gòu)成16K X 32位進(jìn)行字長位專業(yè)整理知識(shí)分享數(shù)擴(kuò)展(一組內(nèi)的4個(gè)芯片只有數(shù)據(jù)信號(hào)線不互連分別接D0、D7、D.D15、Dl6、D23和D24、D31，其余同名引腳互連)，需要低14位地址(Ao A3)作為模塊內(nèi)各 個(gè)芯片的內(nèi)部單元地址分成行、列地址兩次由 Ao、

4、A6引腳輸入；然后再由4 組進(jìn)行存儲(chǔ)器容量擴(kuò)展，用高兩位地址 A14、A15通過2： 4譯碼器實(shí)現(xiàn)4組中選擇 一組。畫出邏輯框圖如下。Ao、Ai3A14A15Ao ： "A6A o、A6Ao、A6Ao、A6Do.7Do.7Do.7CPU(1)(5)(9)(13)D8J5D8.15D8.15D8.15(10)(14)(11)(15)D 24 .31D 24.31(4)(8)(12)(16)WEWEWEWERASRASDo、D31RASoRAS12-4RAS2譯碼RAS3D 16 .23D 16.23Dog "RASD16.23D16 .23D24 .31D24 .31WEXR

5、AS設(shè)刷新周期為2ms,并設(shè)16K 8位的DRAM結(jié)構(gòu)是128 128 8存儲(chǔ)陣列， 則對所有單元全部刷新一遍需要128次(每次刷新一行，共128行)J若采用集中式刷新，則每2ms中的最后128 0.5七=64七為集中刷新時(shí)間， 不能進(jìn)行正常讀寫，即存在64七的死時(shí)間J若采用分散式刷新，則每1七只能訪問一次主存，而題目要求 CPU在1卩S 內(nèi)至少要訪問一次，也就是說訪問主存的時(shí)間間隔越短越好，故此方法也不 是最適合的J比較適合采用異步式刷新：采用異步刷新方式，則兩次刷新操作的最大時(shí)間間隔為2mS =15.625七，可取12815.5七；對全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間為： 15.5七1

6、28=1.984ms； 采用這種方式，每15.5七中有0.5=s用于刷新，其余的時(shí)間用于訪存(大部分時(shí) 間中1七可以訪問兩次內(nèi)存)。4、有一個(gè)1024KX 32位的存儲(chǔ)器，由128KX 8位的DRAM芯片構(gòu)成。問：(1) 總共需要多少DRAM芯片？(2) 設(shè)計(jì)此存儲(chǔ)體組成框圖。(3) 采用異步刷新方式，如單元刷新間隔不超過 8ms，則刷新信號(hào)周期是多少？ 解：(1)需要1024 K 32128K 8-8 4=32片，每4片為一組，共需8組設(shè)該128K 8位的DRAM芯片的存儲(chǔ)陣列為512 256 8結(jié)構(gòu)，則如果選擇一 個(gè)行地址進(jìn)行刷新，刷新地址為 Ao A8，那么該行上的2048個(gè)存儲(chǔ)元同時(shí)進(jìn)

7、行 刷新，要求單元刷新間隔不超過8ms，即要在8ms內(nèi)進(jìn)行512次刷新操作。采用 異步刷新方式時(shí)需要每隔8ms=i5.625"s進(jìn)行一次，可取刷新信號(hào)周期為15.5s。5125、要求用256KXI6位SRAM芯片設(shè)計(jì)1024KX32位的存儲(chǔ)器。SRAM芯片有兩個(gè)控 制端：當(dāng)CS有效時(shí)，該片選中。當(dāng)W/R = 1時(shí)執(zhí)行讀操作，當(dāng)W/R=0時(shí)執(zhí)行寫操 作。解:1024 K 32256K 16共需8片，分為4組，每組2片即所設(shè)計(jì)的存儲(chǔ)器單兀數(shù)為1M，字長為32，故地址長度為20位（A19Ao），所 用芯片存儲(chǔ)單元數(shù)為256K，字長為16 位,故占用的地址長度為18位（A17Ao）。 由此可

8、用字長位數(shù)擴(kuò)展與字單元數(shù)擴(kuò)展相結(jié)合的方法組成組成整個(gè)存儲(chǔ)器 字長位數(shù)擴(kuò)展：同一組中2個(gè)芯片的數(shù)據(jù)線，一個(gè)與數(shù)據(jù)總線的 D15Do相連,一個(gè)與D31D16相連；其余信號(hào)線公用(地址線、片選信號(hào)、讀寫信號(hào)同名引腳互 連)字單元數(shù)擴(kuò)展：4組RAM芯片，使用一片2:4譯碼器，各組除片選信號(hào)外，其 余信號(hào)線公用。其存儲(chǔ)器結(jié)構(gòu)如圖所示&用32KX 8位的E2PROM芯片組成128K X 16位的只讀存儲(chǔ)器，試問:(1) 數(shù)據(jù)寄存器多少位？(2) 地址寄存器多少位？2(3) 共需多少個(gè)E PROM芯片？(4) 畫出此存儲(chǔ)器組成框圖。解：(1)系統(tǒng)16位數(shù)據(jù)，所以數(shù)據(jù)寄存器16位(2) 系統(tǒng)地址128

9、K = 217,所以地址寄存器17位(3) 共需128K 16 =4 2 =8片，分為4組，每組2片3218(4) 組成框圖如下7 .某機(jī)器中，已知配有一個(gè)地址空間為0000H、3FFFH的ROM區(qū)域?，F(xiàn)在再用一 個(gè)RAM芯片(8K X 8)形成40K X 16位的RAM區(qū)域，起始地為6000H。假設(shè)RAM芯片有CS和WE信號(hào)控制端。CPU的地址總線為Ai5、A°,數(shù)據(jù)總線為Dis D0,控制信號(hào)為R/W (讀/寫),MREQ (訪存)，要求: (1)畫出地址譯碼方案。 將ROM與RAM同CPU連接 解：(1)由于RAM芯片的容量是8K X 8,要構(gòu)成40KX 16的RAM區(qū)域，共需

10、要40K 168K 8=5 2 =10片，分為5組，每組2片；8K=213，故低位地址為13位: A12A0每組的2片位并聯(lián)，進(jìn)行字長的位擴(kuò)展有5組RAM芯片，故用于組間選擇的譯碼器使用3:8譯碼器，用高3位地址A5A13 作譯碼器的選擇輸入信號(hào) 地址分配情況:各芯片組各組地址區(qū)間Ai5Al4A13138的有效輸出YiROM0000H 3FFFH000Y0001Y1010丫2RAM16000HJFFFH011丫3RAM28000HQFFFH100丫4RAM3A000HBFFFH101丫5RAM4C000H-DFFFH110丫6RAM5E000H-FFFFH111丫7注：RAM1 -RAM5各由

11、2片8K>8芯片組成，進(jìn)行字長位擴(kuò)展各芯片組內(nèi)部的單元地址是A12A°由全0到全1(2) ROM、RAM與CPU的連接如圖:D0.78K 8CS8K 8CS8K 8CSD0.78K 8CSCPUR/ WAo A12D8 .15MREQA15A14A13ROM16K 8OE丫5Q8KX8CSDoD78K 8CS3-8譯碼EoY28K 8CSA0&A128K 8CS8K 8CSA O-A12丫68K 8CSD8 .15Y78、設(shè)存儲(chǔ)器容量為64M，字長為64位，模塊數(shù)m=8，分別用順序和交叉方式進(jìn)行組織。存儲(chǔ)周期T二100ns,數(shù)據(jù)總線寬度為64位，總線傳送周期，.=50n

12、s。求：順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少 ？解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出 m = 8個(gè)字的信息總量都是:q = 64 位 X 8 = 512 位順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出8個(gè)字所需的時(shí)間分別是:_7ti = mT = 8X 100ns = 8X 10 st2 = T+(m-1) t = 100ns+7X 50ns = 450 ns=4.5X 10-7 s順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：W1=q/t1=512/(8X 10-7)=64X 107位 /sW2=q/t2=512/(4.5X 10-7)=113.8X 107 位 /s 9、CPU執(zhí)行一段程序時(shí)，cache完成存取的次

13、數(shù)為2420次，主存完成存取的次 數(shù)為80次，已知cache存儲(chǔ)周期為40ns,主存存儲(chǔ)周期為240ns,求cache/主 存系統(tǒng)的效率和平均訪問時(shí)間。解：cache的命中率：NcNc Nm24202420 80二 96.8%主存慢于Cache的倍率:tmtc24040-6Cache/主存系統(tǒng)的效率:1r (1 一 r)h86.2%6 -5 0.968平均訪問時(shí)間:_tc _40一 e 一 0.862=46.4ns10、已知cache存儲(chǔ)周期40ns,主存存儲(chǔ)周期200ns, cache主存系統(tǒng)平均訪問時(shí) 間為50ns,求cache的命中率是多少？ 解：已知cache/主存系統(tǒng)平均訪問時(shí)間ta

14、=50ns由于 ta -h tc (1 -h)tm所以有 h 二乩土 二 20050 = 93.75%tm tc200 4011、某計(jì)算機(jī)采用四體交叉存儲(chǔ)器，今執(zhí)行一段小循環(huán)程序，此程序放在存儲(chǔ)器 的連續(xù)地址單元中，假設(shè)每條指令的執(zhí)行時(shí)間相等，而且不需要到存儲(chǔ)器存取數(shù) 據(jù)，請問在下面兩種情況中(執(zhí)行的指令數(shù)相等)，程序運(yùn)行的時(shí)間是否相等。(1) 循環(huán)程序由6條指令組成，重復(fù)執(zhí)行80次。(2) 循環(huán)程序由8條指令組成，重復(fù)執(zhí)行60次。解：設(shè)取指周期為T,總線傳送周期為T ,每條指令的執(zhí)行時(shí)間相等，并設(shè)為to, 存儲(chǔ)器采用四體交叉存儲(chǔ)器，且程序存放在連續(xù)的存儲(chǔ)單元中，故取指令操作采 用流水線存取方

15、式，兩種情況程序運(yùn)行的總的時(shí)間分別為： t = (T+5 T +6to)*8O = 80T+400 t +480 to t = (T+7 t +8to)*6O = 60T+420 t +480 to所以不相等12、一個(gè)由主存和Cache組成的二級(jí)存儲(chǔ)系統(tǒng)，參數(shù)定義如下：Ta為系統(tǒng)平均存 取時(shí)間，Ti為Cache的存取時(shí)間，T2為主存的存取時(shí)間，H為Cache命中率， 請寫出Ta與Ti、T2、H參數(shù)之間的函數(shù)關(guān)系式。解：Ta = H Ti (1 一 H ) T2 13、一個(gè)組相聯(lián)cache由64個(gè)行組成，每組4行。主存儲(chǔ)器包含4K個(gè)塊，每塊 128個(gè)字。請表示內(nèi)存地址的格式。解：主存4K個(gè)塊，每

16、塊128個(gè)字，共有4K 128=219個(gè)字，故主存的地址共19位； 共4K個(gè)塊，故塊地址為12位；每塊128個(gè)字，故塊內(nèi)的字地址為7位Cache有64行，每組4行，共16組，故組號(hào)4位，組內(nèi)頁號(hào)2位 組相聯(lián)方式是組間直接映射，組內(nèi)全相聯(lián)映射方式；所以主存的塊地址被分為兩部分：低 4位為在cache中的組號(hào)，高8位為標(biāo)記字 段，即19位內(nèi)存地址的格式如下：tag組號(hào)字地址8位4位7位14、有一個(gè)處理機(jī)，內(nèi)存容量 1MB，字長1B，塊大小16B，cache容量64KB， 若cache采用直接映射式，請給出2個(gè)不同標(biāo)記的內(nèi)存地址，它們映射到同一個(gè) cache 行。解：Cache共有64KB = 21

17、2個(gè)行，行號(hào)為12位16B采用直接映射方式，所以cache的行號(hào)i與主存的塊號(hào)j之間的關(guān)系為：i = j mod m， m為cache的總行數(shù)20位的內(nèi)存地址格式如下：tag行號(hào)字地址4位12位4位兩個(gè)映射到同一個(gè)cache行的內(nèi)存地址滿足的條件是：12位的行號(hào)相同，而4 位的標(biāo)記不同即可，例如下面的兩個(gè)內(nèi)存地址就滿足要求：0000 000000000000 0000=00000H 與0001000000000000 0000=10000H15、假設(shè)主存容量16M 32位，cache容量64K 32位，主存與cache之間以每塊4 32位大小傳送數(shù)據(jù)，請確定直接映射方式的有關(guān)參數(shù)，并畫出主存地址格式。解： 由已知條件可知Cache共有64K年位=214個(gè)行，行號(hào)為14位4漢32位主存共有 列 32位 = 222個(gè)塊，塊地址為22位，由行號(hào)和標(biāo)記組成 4匯32位cache的行號(hào)i與主存的塊號(hào)j之間的關(guān)系為：i = j mod m， m為cache的總行數(shù)設(shè)32位為一個(gè)字，且按字進(jìn)行編址，則24位的內(nèi)存地址格式如下：tag行號(hào)字地址8位14位2位補(bǔ)充：從下列有關(guān)存儲(chǔ)器的描述中，選擇出正確的答案：A 多體交叉存儲(chǔ)主要解決擴(kuò)充容量問題。B 訪問存儲(chǔ)器的請求是由CPU發(fā)出的。C. cache與主存統(tǒng)一編址，即主存空間的某一部分屬于cachesD. cache的功能全由硬件實(shí)現(xiàn)。答：D