CMOS模擬電路基本單元(課件3)

1、1CMOS模擬集成電路基本單元模擬集成電路基本單元西安電子科技大學(xué)西安電子科技大學(xué)朱樟明朱樟明2CMOS模擬集成電路基本單元模擬集成電路基本單元一、模擬開關(guān)二、有源電阻三、電流源和電流沉四、電流鏡五、CMOS基本放大器六、CMOS差分放大器七、CMOS基準(zhǔn)源八、CMOS振蕩器3一、一、模擬開關(guān)模擬開關(guān)n模擬開關(guān)在模擬集成電路設(shè)計(jì)中具有非常重要的作用 ；n分為NMOS模擬開關(guān)和CMOS模擬開關(guān) ；對(duì)于NMOS模擬開關(guān)，當(dāng)控制信號(hào)C的電壓為電源電壓時(shí)，要求VoutVin，即要求NMOS晶體管工作在深度線性區(qū)。 4NMOS模擬開關(guān)非理想模型模擬開關(guān)非理想模型VOS表示模擬開關(guān)的失調(diào)電壓，表示開關(guān)導(dǎo)通

2、且電流為零時(shí)，端點(diǎn)表示模擬開關(guān)的失調(diào)電壓，表示開關(guān)導(dǎo)通且電流為零時(shí)，端點(diǎn)A和和B之間存在的電壓。之間存在的電壓。IOFF表示開關(guān)關(guān)斷時(shí)流過(guò)的漏電流。表示開關(guān)關(guān)斷時(shí)流過(guò)的漏電流。CA、CB、CAB和和CBC分別表示開關(guān)端點(diǎn)對(duì)地的寄生電容，對(duì)模擬信號(hào)采分別表示開關(guān)端點(diǎn)對(duì)地的寄生電容，對(duì)模擬信號(hào)采樣保持電路性能有較大的影響。樣保持電路性能有較大的影響。 NMOS模擬開關(guān)的非理想模型即模擬開關(guān)的非理想模型即三端網(wǎng)絡(luò)，端口三端網(wǎng)絡(luò)，端口A和和B為開關(guān)的輸為開關(guān)的輸入輸出端，入輸出端，C為電壓控制端。為電壓控制端。理想情況下，理想情況下，RON為零，而為零，而ROFF為無(wú)窮大。為了降低總諧為無(wú)窮大。為了降

3、低總諧波失真，波失真，RON與控制電壓的關(guān)系與控制電壓的關(guān)系應(yīng)為線性關(guān)系應(yīng)為線性關(guān)系 。5NMOS模擬開關(guān)的導(dǎo)通電壓模擬開關(guān)的導(dǎo)通電壓-電流特性電流特性n當(dāng)當(dāng)NMOS模擬開關(guān)處于導(dǎo)通狀態(tài)時(shí)，其溝道電流為模擬開關(guān)處于導(dǎo)通狀態(tài)時(shí)，其溝道電流為 0VDSVGS-VT 導(dǎo)通電阻為導(dǎo)通電阻為 DSTGSoxnDDSONVVVWCLiVRn 當(dāng)當(dāng)NMOS模擬開關(guān)處于關(guān)斷狀態(tài)時(shí)，即模擬開關(guān)處于關(guān)斷狀態(tài)時(shí)，即VGS0，則，則ROFF1/iDS=1/IOFF。6NMOS模擬開關(guān)的導(dǎo)通電壓模擬開關(guān)的導(dǎo)通電壓-電流特性電流特性WL3m VGS一定時(shí)，溝道電流隨著一定時(shí)，溝道電流隨著VDS增增加而線性增加；當(dāng)加而線性

4、增加；當(dāng)VDS一定時(shí)，溝一定時(shí)，溝道電流隨著道電流隨著VGS增加而增加。增加而增加。 多種寬長(zhǎng)比多種寬長(zhǎng)比NMOS模擬開關(guān)導(dǎo)通電模擬開關(guān)導(dǎo)通電阻與阻與VGS之間的關(guān)系，當(dāng)之間的關(guān)系，當(dāng)VGS一定一定時(shí)，導(dǎo)通電阻隨著時(shí)，導(dǎo)通電阻隨著W/L的增加而減的增加而減??；當(dāng)??；當(dāng)W/L一定時(shí)，導(dǎo)通電阻隨著一定時(shí)，導(dǎo)通電阻隨著VGS增加而減小。增加而減小。 7NMOS模模擬開關(guān)的非理想效應(yīng)及解決方法擬開關(guān)的非理想效應(yīng)及解決方法n動(dòng)態(tài)范圍小和時(shí)鐘饋通效應(yīng)動(dòng)態(tài)范圍小和時(shí)鐘饋通效應(yīng) ;n時(shí)鐘饋通效應(yīng)主要是時(shí)鐘饋通效應(yīng)主要是NMOS寄生電容所造成的，當(dāng)控制寄生電容所造成的，當(dāng)控制信號(hào)發(fā)生較高頻率的變化時(shí)，寄生電容信

5、號(hào)發(fā)生較高頻率的變化時(shí)，寄生電容CGS和和CGD使使NMOS的柵極分別和源的柵極分別和源/漏極耦合，產(chǎn)生輸出失調(diào)漏極耦合，產(chǎn)生輸出失調(diào) ；nCMOS模擬開關(guān)是比較理想的技術(shù)，能有效提高開關(guān)動(dòng)模擬開關(guān)是比較理想的技術(shù)，能有效提高開關(guān)動(dòng)態(tài)范圍，減小時(shí)鐘饋通效應(yīng)態(tài)范圍，減小時(shí)鐘饋通效應(yīng) ；8二、有源電阻二、有源電阻nCMOS模擬集成電路會(huì)采用大量的電阻，一般采用阱、擴(kuò)模擬集成電路會(huì)采用大量的電阻，一般采用阱、擴(kuò)散和多晶（散和多晶（Poly）實(shí)現(xiàn)精確的電阻值。）實(shí)現(xiàn)精確的電阻值。n在負(fù)載等應(yīng)用中，其電阻值不需要很精確，只要求保證其在負(fù)載等應(yīng)用中，其電阻值不需要很精確，只要求保證其值的量級(jí)，所以可以采用

6、值的量級(jí)，所以可以采用MOS器件實(shí)現(xiàn)電阻，并能保證非器件實(shí)現(xiàn)電阻，并能保證非常小的版圖面積。常小的版圖面積。 22TGSoxVVLWCimmbsgsmoutggggr119有源電阻分壓電路及并聯(lián)電阻有源電阻分壓電路及并聯(lián)電阻10三、三、電流源和電流沉電流源和電流沉n電流沉與電流源電路是兩端元件，其電流值受柵電壓控制，電流沉與電流源電路是兩端元件，其電流值受柵電壓控制，和加在和加在MOS兩端的電壓無(wú)關(guān)。兩端的電壓無(wú)關(guān)。n一般來(lái)說(shuō)，電流沉的負(fù)端電壓接一般來(lái)說(shuō)，電流沉的負(fù)端電壓接VSS，而電流源的正端電，而電流源的正端電壓接壓接Vdd。nMOS工作在飽和區(qū)。工作在飽和區(qū)。 SSTNgMINVVVVV

7、DDDSoutIIVr1111電流源電流源n電流源的源漏電壓應(yīng)大于電流源的源漏電壓應(yīng)大于VMIN才能正常工作才能正常工作 SSTPgMINVVVVVn需要改進(jìn)之一：增加小信號(hào)輸出電阻，使輸出電流更加需要改進(jìn)之一：增加小信號(hào)輸出電阻，使輸出電流更加穩(wěn)定；穩(wěn)定；n需要改進(jìn)之二：減小需要改進(jìn)之二：減小VMIN的值，使得電流沉或電流源能的值，使得電流沉或電流源能在較寬的輸出電壓范圍在較寬的輸出電壓范圍V內(nèi)工作。內(nèi)工作。n目前增加輸出電阻的最有效方法之一是采用目前增加輸出電阻的最有效方法之一是采用Cascode結(jié)結(jié)構(gòu)。構(gòu)。 12電流源輸出電阻提高技術(shù)電流源輸出電阻提高技術(shù)13電流源輸出電阻提高技術(shù)電流源

8、輸出電阻提高技術(shù)Cascode14四、電流鏡（電流放大器）四、電流鏡（電流放大器）n基本原理：如果兩個(gè)基本原理：如果兩個(gè)NMOS（PMOS）的柵源電壓相同，則溝道電流）的柵源電壓相同，則溝道電流也相同。也相同。 15NMOS基本電流鏡電路及特性基本電流鏡電路及特性（1）輸出輸入電流比值是）輸出輸入電流比值是MOS晶體管尺寸的比例關(guān)系，完晶體管尺寸的比例關(guān)系，完全由集成電路設(shè)計(jì)人員控制；全由集成電路設(shè)計(jì)人員控制；（2）當(dāng)）當(dāng)NMOS處于飽和態(tài)工作時(shí)，輸出電流是隨著處于飽和態(tài)工作時(shí)，輸出電流是隨著VDS2的增的增加而近似線性增加的，而不是完全等于輸入電流加而近似線性增加的，而不是完全等于輸入電流

9、16MOS電流鏡的非理想效應(yīng)電流鏡的非理想效應(yīng)nMOS晶體管幾何尺寸不匹配。晶體管幾何尺寸不匹配。 集成電路光刻工藝、腐蝕及橫向擴(kuò)散所引入的誤差會(huì)是晶集成電路光刻工藝、腐蝕及橫向擴(kuò)散所引入的誤差會(huì)是晶體管的幾何尺寸不匹配，直接影響電流鏡的比例電流關(guān)系。體管的幾何尺寸不匹配，直接影響電流鏡的比例電流關(guān)系。 nMOS晶體管閾值電壓不匹配。晶體管閾值電壓不匹配。 在集成電路工藝中，在集成電路工藝中，MOS晶體管的柵氧化層存在線性梯度晶體管的柵氧化層存在線性梯度誤差和隨機(jī)誤差，使得相同尺寸的誤差和隨機(jī)誤差，使得相同尺寸的MOS晶體管閾值電壓存晶體管閾值電壓存在不匹配，影響電流鏡的比例電流關(guān)系。在不匹配

10、，影響電流鏡的比例電流關(guān)系。 n溝道長(zhǎng)度調(diào)制效應(yīng)。溝道長(zhǎng)度調(diào)制效應(yīng)。 特別是亞微米及深亞微米電流鏡的短溝道調(diào)制效應(yīng)特別是亞微米及深亞微米電流鏡的短溝道調(diào)制效應(yīng) 17Wilson電流鏡電流鏡 n當(dāng)當(dāng)NMOSNMOS處于飽和態(tài)工作時(shí)，輸出電流是隨著處于飽和態(tài)工作時(shí)，輸出電流是隨著V VDS2DS2的增加而近似線性增加的增加而近似線性增加的，而不完全等于輸入電流。解決方法是的，而不完全等于輸入電流。解決方法是WilsonWilson或或CascodeCascode電流鏡電流鏡 ；nWilsonWilson電流鏡利用電流負(fù)反饋增加其輸出電阻電流鏡利用電流負(fù)反饋增加其輸出電阻 ；n如果輸出電流增加，則通

11、過(guò)如果輸出電流增加，則通過(guò)M2M2的電流也增加，而且由于的電流也增加，而且由于M1M1和和M2M2的鏡像的鏡像關(guān)系使輸入電流也增加關(guān)系使輸入電流也增加 n如果輸入電流保持不變，當(dāng)輸出電流增加時(shí)，如果輸入電流保持不變，當(dāng)輸出電流增加時(shí)，M3M3的柵電壓減小，抑制的柵電壓減小，抑制輸出電流增加，所以保持了輸出電流的恒定性輸出電流增加，所以保持了輸出電流的恒定性 18Cascode NMOS電流鏡電流鏡19五、五、CMOSCMOS基本放大器基本放大器n放大器是集成電路的最基本單元電路之一； n用于提高模擬電路的驅(qū)動(dòng)能力，也可以應(yīng)用于于反饋系統(tǒng)；n基本CMOS模擬放大器，包括共源、共柵、共漏及Casc

12、ade放大器；n掌握CMOS基本模擬放大器的電路結(jié)構(gòu)、小信號(hào)模型、增益及輸出電阻簡(jiǎn)化公式20CMOS共源放大器共源放大器 n共源放大器是將共源放大器是將MOS晶體管的柵源電壓變化轉(zhuǎn)換成小信號(hào)晶體管的柵源電壓變化轉(zhuǎn)換成小信號(hào)漏極電流，小信號(hào)漏電流流過(guò)負(fù)載電阻產(chǎn)生輸出電壓。漏極電流，小信號(hào)漏電流流過(guò)負(fù)載電阻產(chǎn)生輸出電壓。 21CMOS共源放大器共源放大器22CMOS共源放大器共源放大器n由于由于NMOS在線性區(qū)的跨導(dǎo)會(huì)下降，所以我們必須保證在線性區(qū)的跨導(dǎo)會(huì)下降，所以我們必須保證NMOS工作在工作在飽和區(qū)飽和區(qū) n增加增加NMOS的的W/L或減小源漏電流或增大或減小源漏電流或增大RD的壓降都可以提高

13、共源的壓降都可以提高共源放大器的小信號(hào)增益；放大器的小信號(hào)增益；n常采用有源負(fù)載或電流源作為負(fù)載，以增加等效電阻值，增加輸出電常采用有源負(fù)載或電流源作為負(fù)載，以增加等效電阻值，增加輸出電壓擺幅壓擺幅DmTNinoxnDVRgVVLWCRADoDomVRrRrgA23CMOS共漏放大器共漏放大器n對(duì)于共源放大器來(lái)說(shuō)，要獲得高電壓增益，必須提高負(fù)載電阻對(duì)于共源放大器來(lái)說(shuō)，要獲得高電壓增益，必須提高負(fù)載電阻 ;n如果共源放大器驅(qū)動(dòng)底阻抗負(fù)載工作時(shí)，為了減小信號(hào)電平的損失，如果共源放大器驅(qū)動(dòng)底阻抗負(fù)載工作時(shí)，為了減小信號(hào)電平的損失，必須在共源放大器后級(jí)引入緩沖器，一般采用共漏放大器作為緩沖必須在共源放

14、大器后級(jí)引入緩沖器，一般采用共漏放大器作為緩沖器，所以共漏放大器又稱為源極跟隨器。器，所以共漏放大器又稱為源極跟隨器。n共漏放大器利用柵極接收輸入信號(hào)，利用源極驅(qū)動(dòng)負(fù)載，使源極輸共漏放大器利用柵極接收輸入信號(hào)，利用源極驅(qū)動(dòng)負(fù)載，使源極輸出電壓跟隨柵極電壓。出電壓跟隨柵極電壓。 M1RSVoutVinVoutVinVTNRSgmVingmbVbsVin+-Vout 24CMOS共漏放大器共漏放大器n當(dāng)當(dāng)VinVTN時(shí)，時(shí)，NMOS M1截止，輸出電壓截止，輸出電壓Vout等于零等于零 ;n隨著輸入電壓的增大并超過(guò)隨著輸入電壓的增大并超過(guò)VTN，M1由導(dǎo)通進(jìn)入飽和工作狀態(tài)，由導(dǎo)通進(jìn)入飽和工作狀態(tài)，

15、Vout開始隨著輸入電壓的增加而增加開始隨著輸入電壓的增加而增加 ;n進(jìn)一步增大進(jìn)一步增大Vin，Vout將跟隨將跟隨Vin變化，輸入和輸出電壓之間差值為變化，輸入和輸出電壓之間差值為VGS 共漏放大器的輸入輸出特性可以表示為共漏放大器的輸入輸出特性可以表示為 outSoutTHinoxnVRVVVLWC221SoutTHinoxnSoutTHinoxninoutRVVVLWCRVVVLWCVV1SmbmSmVRggRgA125CMOS共柵放大器共柵放大器n在共源放大器和共漏放大器電路中，輸入信號(hào)都是加在MOS晶體管的柵極，根據(jù)MOS晶體管的特性，將輸入信號(hào)加在源極也是可以實(shí)現(xiàn)放大功能的，而共

16、柵放大器就是利用這個(gè)特性所實(shí)現(xiàn)的n當(dāng)輸入電壓Vin較大時(shí)，即VinVb-VTH時(shí)，NMOS晶體管M1處于關(guān)斷狀態(tài)，輸出電壓Vout等于VDD RDVoutVDDVinM1VbVoutVinVb-VTNVddRSgmV1gmbVbsVin+-VoutV1R0RD 26CMOS共柵放大器共柵放大器當(dāng)當(dāng)Vin Vb-VTH時(shí)，時(shí)，M1開始進(jìn)入飽和工作狀態(tài)，其源漏電流為開始進(jìn)入飽和工作狀態(tài)，其源漏電流為 221TNinboxnDVVVLWCI進(jìn)一步減小進(jìn)一步減小Vin，Vout逐漸減小，逐漸減小，M1開始進(jìn)入線性區(qū)，即開始進(jìn)入線性區(qū)，即TNbDTNinboxnDDVVRVVVLWCV221如果如果M1

17、工作在飽和區(qū)，則輸出電壓為工作在飽和區(qū)，則輸出電壓為 DTNinboxnDDoutRVVVLWCVV221DinTNTNinboxninoutVRVVVVVLWCVVA1DmVRgA 27CMOS共源共柵放大器共源共柵放大器n共柵放大器將輸入電流信號(hào)轉(zhuǎn)換成輸出電流，而共源放大共柵放大器將輸入電流信號(hào)轉(zhuǎn)換成輸出電流，而共源放大器則將輸入電流信號(hào)轉(zhuǎn)換成輸出電壓器則將輸入電流信號(hào)轉(zhuǎn)換成輸出電壓 n如將共源放大器和共柵放大器級(jí)聯(lián)使用則組成共源共柵放如將共源放大器和共柵放大器級(jí)聯(lián)使用則組成共源共柵放大器，即級(jí)大器，即級(jí)聯(lián)三極管（聯(lián)三極管（CascodeCascode）放大器）放大器nNMOS M1產(chǎn)生與

18、輸入電壓產(chǎn)生與輸入電壓Vin成正比的小信號(hào)漏電流，成正比的小信號(hào)漏電流，M2將漏電流轉(zhuǎn)換成輸出電壓將漏電流轉(zhuǎn)換成輸出電壓Vout，所以，所以M1為輸入器件，為輸入器件，M2為為共源共柵器件。共源共柵器件。 VoutVinVbRDM2M1XVoutVinVTN1Vdd gm2V2gmbVbsVin+-VoutV2RDgm1V1+-28CMOS共源共柵放大器共源共柵放大器n為了保證輸入器件為了保證輸入器件M1工作在飽和區(qū)，必須滿足工作在飽和區(qū)，必須滿足VXVinVTH1 n假如假如M1和和M2都處于飽和區(qū)，則都處于飽和區(qū)，則VX主要由偏置電壓主要由偏置電壓Vb決定：決定：VXVbVGS2，所以必須

19、保證，所以必須保證VbVGS2VinVTH1，即，即VbVinVTH1VGS2n為了保證共源共柵器件為了保證共源共柵器件M2工作在飽和區(qū)，必須滿足工作在飽和區(qū)，必須滿足VoutVbVTH2，為了保證為了保證M1和和M2都處于飽和區(qū)，則必須滿足都處于飽和區(qū)，則必須滿足VoutVinVTH1VGS2VTH2，但是，但是M2的增加會(huì)使放大器的輸出電壓擺幅減小的增加會(huì)使放大器的輸出電壓擺幅減小29CMOS共源共柵放大器共源共柵放大器n當(dāng)當(dāng)VinVGS2，由于，由于ISSiD1iD2，iD1相對(duì)相對(duì)iD2要增加，要增加，iD1的增大意味的增大意味著電流著電流iD3和和iD4也增加，根據(jù)基爾霍夫電流定律（

20、也增加，根據(jù)基爾霍夫電流定律（KCL），），iD2應(yīng)小于應(yīng)小于iD4，即輸出電流即輸出電流iout0；n如果如果VGS1VGS2，同樣輸出電流，同樣輸出電流iout0 33CMOSCMOS差分放大器的大信號(hào)特性差分放大器的大信號(hào)特性2/122/112122DDGSGSIDiiVVV21DDSSiiI2/124221422SSIDSSIDSSSSDIVIVIIi2/124222422SSIDSSIDSSSSDIVIVIIi假設(shè)M1和M2工作在飽和態(tài)，且M1和M2尺寸完全匹配，則大信號(hào)性能的關(guān)系式為 可以解出iD1和iD2CMOS差分放大器的大信號(hào)轉(zhuǎn)移特性曲線 34CMOS差分放大器的電壓電流轉(zhuǎn)移

21、 以上分析中采用差分輸入電壓VID來(lái)表示iD1和iD2，是電壓電流轉(zhuǎn)移函數(shù)，但它和電壓轉(zhuǎn)移函數(shù)一樣是很有用處的，所以CMOS差分放大器也是差分跨導(dǎo)放大器（OTA），大信號(hào)轉(zhuǎn)移特性曲線的斜率為CMOS差分放大器的跨導(dǎo)。將式iD1對(duì)VID取導(dǎo)數(shù)，并令VID0，求得CMOS差分放大器的單邊差分跨導(dǎo)為2/111/12/10144|LWIKIVigSSSSVIDDmID 當(dāng)當(dāng)ISS增加時(shí)，差分跨導(dǎo)也增加，即直流參數(shù)可以控制小信號(hào)特性增加時(shí)，差分跨導(dǎo)也增加，即直流參數(shù)可以控制小信號(hào)特性 對(duì)于差分輸入、差分輸出的雙邊跨導(dǎo)對(duì)于差分輸入、差分輸出的雙邊跨導(dǎo)gmd為為2/111/1)0(LWIKVVigSSIDI

22、Doutmd當(dāng)當(dāng)ID=ISS/2時(shí)，雙邊跨導(dǎo)等于單邊跨導(dǎo)的兩倍時(shí)，雙邊跨導(dǎo)等于單邊跨導(dǎo)的兩倍 LSSIDSSIDSSLDDoutRIVIVIRiiV2/12422214負(fù)載電阻為RL 35CMOSCMOS差分放大器差分放大器電壓轉(zhuǎn)移特性電壓轉(zhuǎn)移特性 n圖為圖為NMOS輸入差分放大器的模擬電壓轉(zhuǎn)移特性曲線，其中輸入差分放大器的模擬電壓轉(zhuǎn)移特性曲線，其中VDD5V，VSS-5V，輸入晶體管，輸入晶體管M1的柵電壓的柵電壓V，M2的柵電壓的柵電壓V分別為分別為-1V、0V和和1Vn當(dāng)輸入器件都處于飽和特性時(shí)，曲線為近似線性，此時(shí)的當(dāng)輸入器件都處于飽和特性時(shí)，曲線為近似線性，此時(shí)的VID較??；較??；共

23、模輸入電壓對(duì)轉(zhuǎn)移特性，特別是輸出信號(hào)擺幅有明顯的影響共模輸入電壓對(duì)轉(zhuǎn)移特性，特別是輸出信號(hào)擺幅有明顯的影響 .36CMOSCMOS差分放大器差分放大器輸入共模電壓特性輸入共模電壓特性M1或或M2的最小輸入電壓為的最小輸入電壓為113min1GSDSGSSSGVVVVV當(dāng)當(dāng)M1飽和時(shí)，飽和時(shí)，VDS1的最小絕對(duì)值為的最小絕對(duì)值為11min1TGSDSVVV131113min1TGSSSGSTGSGSSSGVVVVVVVVV132/13min1TTSSSSGVVIVVVGS3代入 采用同樣的方法分析得到采用同樣的方法分析得到M1的最大輸入電壓的最大輸入電壓12/11515max1TSSDSDDGS

24、DSDDGVIVVVVVV要獲得最大的共模輸入電壓范圍，應(yīng)盡可能增加要獲得最大的共模輸入電壓范圍，應(yīng)盡可能增加M1和和M3的寬長(zhǎng)比，并盡量減小的寬長(zhǎng)比，并盡量減小VDS5的絕對(duì)值。所以，的絕對(duì)值。所以，ISS變得越小，則輸入共模電壓范圍就越大變得越小，則輸入共模電壓范圍就越大 37CMOSCMOS差分放大器的小信號(hào)特性差分放大器的小信號(hào)特性圖為圖為NMOS輸入輸入CMOS差分放大器的小信號(hào)等效電路，用于器件完全匹配的差差分放大器的小信號(hào)等效電路，用于器件完全匹配的差分放大器分析，其中輸入分放大器分析，其中輸入NMOS晶體管的晶體管的M1和和M2的源極是交流地電位。的源極是交流地電位。 如果假設(shè)

25、差分放大器沒(méi)有負(fù)載，則當(dāng)輸出級(jí)和交流地短路時(shí)，其差分跨導(dǎo)增益為如果假設(shè)差分放大器沒(méi)有負(fù)載，則當(dāng)輸出級(jí)和交流地短路時(shí)，其差分跨導(dǎo)增益為 221131411GSmGSpmpmmoutVgVrgrggi其中 311/dsdsprrr38CMOSCMOS差分放大器的小信號(hào)特性差分放大器的小信號(hào)特性無(wú)負(fù)載差分電壓增益可以由差分放大器的小信號(hào)輸出電阻無(wú)負(fù)載差分電壓增益可以由差分放大器的小信號(hào)輸出電阻rout決定：決定：421dsdsoutggr42dsdsmdIDoutVgggVVA其中g(shù)md=gm1=gm2 假設(shè)（假設(shè)（W/L）1,2=10/10um，ISS10uA，則，則NMOS輸入差分放大器的小信號(hào)

26、電壓輸入差分放大器的小信號(hào)電壓增益約為增益約為87，而，而PMOS輸入差分放大器的小信號(hào)增益為輸入差分放大器的小信號(hào)增益為60，兩者的差別是由電子，兩者的差別是由電子和空穴不同遷移率所造成的。和空穴不同遷移率所造成的。 CMOS差分放大器的頻率響應(yīng)主要由電路各節(jié)點(diǎn)的寄生電容所決定，圖中的虛差分放大器的頻率響應(yīng)主要由電路各節(jié)點(diǎn)的寄生電容所決定，圖中的虛線電容為等效寄生電容，其中線電容為等效寄生電容，其中C1包括包括Cgd1、Cbd1、Cbd3、Cgs3和和Cgs4，C2包括包括Cbd2、Cbd4、Cgd2和負(fù)載電容和負(fù)載電容CL，C3只包括只包括Cgd4。為了簡(jiǎn)化分析，假設(shè)為了簡(jiǎn)化分析，假設(shè)C3

27、為零為零。 39CMOSCMOS差分放大器的小信號(hào)特性差分放大器的小信號(hào)特性電壓轉(zhuǎn)移函數(shù)為電壓轉(zhuǎn)移函數(shù)為 222113421)()(1)(ssVsVsCggggsVGSGSmdsdsmout其中 2422Cggdsds 假設(shè) 24213CggCgdsdsm頻率響應(yīng)可以簡(jiǎn)化為頻率響應(yīng)可以簡(jiǎn)化為 22421)()(sgggsVsVdsdsmIDout頻率響應(yīng)一級(jí)分析表明，在輸出端有一個(gè)由（頻率響應(yīng)一級(jí)分析表明，在輸出端有一個(gè)由（gds2+gds4）/C2決定的單極點(diǎn)。決定的單極點(diǎn)。 CMOS差分放大器的轉(zhuǎn)換速率（差分放大器的轉(zhuǎn)換速率（SR）與）與ISS值和輸出端到交流地之間地電容有關(guān)值和輸出端到交

28、流地之間地電容有關(guān) CISRSS/40七、七、CMOSCMOS基準(zhǔn)源基準(zhǔn)源n在模在模/數(shù)轉(zhuǎn)換器數(shù)轉(zhuǎn)換器(ADC)、數(shù)、數(shù)/模轉(zhuǎn)換器模轉(zhuǎn)換器(DAC)等混合信號(hào)集等混合信號(hào)集成電路設(shè)計(jì)中，基準(zhǔn)源電路設(shè)計(jì)是關(guān)鍵子電路之一；成電路設(shè)計(jì)中，基準(zhǔn)源電路設(shè)計(jì)是關(guān)鍵子電路之一； n帶隙基準(zhǔn)源是目前應(yīng)用最廣泛、性能最優(yōu)化的基準(zhǔn)源電路，帶隙基準(zhǔn)源是目前應(yīng)用最廣泛、性能最優(yōu)化的基準(zhǔn)源電路，可以實(shí)現(xiàn)高性能的電壓基準(zhǔn)源、電流基準(zhǔn)源及與溫度正比可以實(shí)現(xiàn)高性能的電壓基準(zhǔn)源、電流基準(zhǔn)源及與溫度正比（PTAT）基準(zhǔn)源；）基準(zhǔn)源；n電源靈敏度電源靈敏度SVDD和溫度系數(shù)和溫度系數(shù)TC； DDREFREFDDDDDDREFREF

29、VDDVVVVVVVVS/TVTCREF41簡(jiǎn)單基準(zhǔn)源簡(jiǎn)單基準(zhǔn)源 不同電位的分壓電路可以實(shí)現(xiàn)簡(jiǎn)單的基準(zhǔn)電壓源，其中無(wú)源器件和不同電位的分壓電路可以實(shí)現(xiàn)簡(jiǎn)單的基準(zhǔn)電壓源，其中無(wú)源器件和有源器件都可構(gòu)成分壓電路有源器件都可構(gòu)成分壓電路 （a a）有源基準(zhǔn)源）有源基準(zhǔn)源 （b b）PNPN結(jié)基準(zhǔn)源結(jié)基準(zhǔn)源 （c c）改進(jìn)的）改進(jìn)的PNPN結(jié)基準(zhǔn)源結(jié)基準(zhǔn)源 SEBREFIIqkTVVln121RRRVVEBREF42V VT T CMOSCMOS基準(zhǔn)源基準(zhǔn)源n由于有源器件兩端的電壓靈敏度小于由于有源器件兩端的電壓靈敏度小于1，所以如果有源器件上的電壓用，所以如果有源器件上的電壓用于產(chǎn)生基本電流，則可以

30、得到一個(gè)與電源電壓于產(chǎn)生基本電流，則可以得到一個(gè)與電源電壓VDD無(wú)關(guān)的電流和電壓。無(wú)關(guān)的電流和電壓。n基于這種技術(shù)所實(shí)現(xiàn)的基準(zhǔn)源為基于這種技術(shù)所實(shí)現(xiàn)的基準(zhǔn)源為VT基準(zhǔn)源，又稱為自舉基準(zhǔn)源基準(zhǔn)源，又稱為自舉基準(zhǔn)源圖是基于圖是基于CMOS工藝所實(shí)現(xiàn)的工藝所實(shí)現(xiàn)的VT基準(zhǔn)源基準(zhǔn)源電路，其中電流鏡電路，其中電流鏡M3和和M4使電流使電流I1和和I2相相等，等，I1流過(guò)流過(guò)M1產(chǎn)生電壓產(chǎn)生電壓VGS1，I2流過(guò)電阻流過(guò)電阻R產(chǎn)生壓降產(chǎn)生壓降I2R，由于，由于VGS1I2R，所以形，所以形成平衡點(diǎn)。成平衡點(diǎn)。43V VT T CMOSCMOS基準(zhǔn)源基準(zhǔn)源VT基準(zhǔn)源的平衡點(diǎn)方程為基準(zhǔn)源的平衡點(diǎn)方程為 2/1

31、1111122WCLIVVRIoxnTGS迭代求出RVIITQ12基本電流基本電流I1和和I2不隨不隨VDD的變化而變化，所以基本電流對(duì)的變化而變化，所以基本電流對(duì)VDD的靈敏度基本為零。的靈敏度基本為零。所以要獲得基準(zhǔn)電壓或基準(zhǔn)電流，則只要通過(guò)所以要獲得基準(zhǔn)電壓或基準(zhǔn)電流，則只要通過(guò)M5取鏡像電流，串聯(lián)電阻即可獲取鏡像電流，串聯(lián)電阻即可獲得基準(zhǔn)電壓。得基準(zhǔn)電壓。 在實(shí)際集成電路設(shè)計(jì)中，在實(shí)際集成電路設(shè)計(jì)中，VT基準(zhǔn)源存在兩個(gè)平衡點(diǎn)，即零點(diǎn)和平衡點(diǎn)基準(zhǔn)源存在兩個(gè)平衡點(diǎn)，即零點(diǎn)和平衡點(diǎn)Q。為了。為了防止電路工作在不恰當(dāng)?shù)钠胶恻c(diǎn)，需要額外增加啟動(dòng)電路。防止電路工作在不恰當(dāng)?shù)钠胶恻c(diǎn)，需要額外增加啟動(dòng)

32、電路。如果電路工作在零點(diǎn)，則如果電路工作在零點(diǎn)，則I1和和I2均為零，但是均為零，但是M7可以向可以向M1提供一個(gè)電流使電路提供一個(gè)電流使電路移到平衡點(diǎn)移到平衡點(diǎn)Q工作。當(dāng)電路接近工作。當(dāng)電路接近Q點(diǎn)時(shí)，點(diǎn)時(shí)，M7的源電壓增加使得通過(guò)的源電壓增加使得通過(guò)M7的電流的電流減小。工作在減小。工作在Q點(diǎn)時(shí)，通過(guò)點(diǎn)時(shí)，通過(guò)M1的電流基本上等于的電流基本上等于M3的電流。的電流。 44CMOS CMOS BandgapBandgap基準(zhǔn)源基準(zhǔn)源圖給出了帶隙電壓基準(zhǔn)源的原理示意圖。結(jié)壓降圖給出了帶隙電壓基準(zhǔn)源的原理示意圖。結(jié)壓降VEB在室溫下的溫度系數(shù)在室溫下的溫度系數(shù)約為約為-2.0mV/K，而熱電壓，而熱電壓VT(VT=k0T/q)在室溫下的溫度系數(shù)為在室溫下的溫度系數(shù)為0.085mV/K，將，將VT乘以常數(shù)乘以常數(shù)K并和并和VEB相加可得到輸出電壓相加可得到輸出電壓VREFTEBREFKVVV將式對(duì)溫度將式對(duì)溫度T微