組成原理附加習(xí)題

1、第一章1、有些計(jì)算機(jī)將一部分軟件永遠(yuǎn)地存于ROM中，稱為（ ） A、硬件 B、固件 C、軟件 D、輔助存儲(chǔ)器2、以下說(shuō)法錯(cuò)誤的是（ ）A、硬盤(pán)是外部設(shè)備 B、軟件的功能與硬件的功能在邏輯上是等效的 C、硬件實(shí)現(xiàn)的功能一般比軟件實(shí)現(xiàn)具有更高的執(zhí)行速度 D、軟件的功能不能用硬件取代3、馮諾依曼計(jì)算機(jī)工作方式的基本特點(diǎn)是（ ）A、采用存儲(chǔ)程序原理 B、控制流驅(qū)動(dòng)方式 C、按地址訪問(wèn)并順序執(zhí)行指令 D、存儲(chǔ)器按內(nèi)容選擇地址4、下列描述中，正確的是（ ）A、控制器能理解、解釋并執(zhí)行所有的指令以及存儲(chǔ)結(jié)果 B、所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成C、ALU可存放運(yùn)算結(jié)果D、輸入、輸出裝置以及外界的輔助存

2、儲(chǔ)器稱為外部設(shè)備5、完整的計(jì)算機(jī)系統(tǒng)應(yīng)該包括（ ）A、運(yùn)算器、存儲(chǔ)器、控制器 B、外部設(shè)備和主機(jī) C、主機(jī)和應(yīng)用程序 D、主機(jī)、外部設(shè)備、配套的軟件系統(tǒng)6、CPU中不包括（ ）A、操作譯碼器 B、指令寄存器 C、地址譯碼器 D、通用寄存器7、在計(jì)算機(jī)系統(tǒng)中，表明系統(tǒng)運(yùn)行狀態(tài)的部件是（ ）A、程序計(jì)數(shù)器 B、指令寄存器 C、程序狀態(tài)字 D、累加寄存器8、指令寄存器的位數(shù)取決于（ ）A、存儲(chǔ)器的容量 B、指令字長(zhǎng) C、機(jī)器字長(zhǎng) D、存儲(chǔ)字長(zhǎng)9、在下列部件中，CPU存取速度由慢到快的排列順序正確的是（ ）A、外存、主存、Cache、寄存器 B、外存、主存、寄存器、Cache C、外存、Cache、寄

3、存器、主存 D、主存、Cache、寄存器、外存10、存放當(dāng)前執(zhí)行指令的寄存器是（ C ），存放欲執(zhí)行指令地址的寄存器是（ A ）A、程序計(jì)數(shù)器 B、數(shù)據(jù)寄存器 C、指令寄存器 D、地址寄存器11、計(jì)算機(jī)硬件能夠直接識(shí)別的語(yǔ)言是（ ）A、高級(jí)語(yǔ)言 B、自然語(yǔ)言 C、匯編語(yǔ)言 D、機(jī)器語(yǔ)言12、計(jì)算機(jī)執(zhí)行最快的語(yǔ)言是（ ）。A、匯編語(yǔ)言 B、C語(yǔ)言 C、機(jī)器語(yǔ)言 D、Java語(yǔ)言13、只有當(dāng)程序需要執(zhí)行時(shí)，它才會(huì)去將源程序翻譯成機(jī)器語(yǔ)言，而且一次只能讀取、翻譯并執(zhí)行源程序中的一行語(yǔ)句，此程序稱為（ ）。A、目標(biāo)程序 B、編譯程序 C、解釋程序 D、匯編程序14、32位個(gè)人計(jì)算機(jī)中，一個(gè)字節(jié)由（ ）

4、位組成。A、4 B、8 C、16 D、3215、CPU中的譯碼器主要用于（ ）A、地址譯碼 B、指令譯碼 C、數(shù)據(jù)譯碼 D、控制信號(hào)譯碼16、計(jì)算機(jī)系統(tǒng)采用層次化結(jié)構(gòu)組成系統(tǒng)，從最上層的最終用戶到最底層的計(jì)算機(jī)硬件，其層次化構(gòu)成為（ ）A、高級(jí)語(yǔ)言機(jī)器操作系統(tǒng)機(jī)器匯編語(yǔ)言機(jī)器傳統(tǒng)機(jī)器微程序系統(tǒng) B、高級(jí)語(yǔ)言機(jī)器操作系統(tǒng)機(jī)器傳統(tǒng)機(jī)器匯編語(yǔ)言機(jī)器微程序系統(tǒng) C、高級(jí)語(yǔ)言機(jī)器匯編語(yǔ)言機(jī)器操作系統(tǒng)機(jī)器傳統(tǒng)機(jī)器微程序系統(tǒng) D、高級(jí)語(yǔ)言機(jī)器匯編語(yǔ)言機(jī)器傳統(tǒng)機(jī)器操作系統(tǒng)機(jī)器微程序系統(tǒng)第二章1、為了表示無(wú)符號(hào)十進(jìn)制整數(shù)，下列哪些是合法的8421BCD碼（ ）0111 10011101 01100000 110

5、01000 0101A、， B、， C、， D、，2、計(jì)算機(jī)中表示地址時(shí)，采用（ ）。A、原碼 B、補(bǔ)碼 C、移碼 D、無(wú)符號(hào)數(shù)3、在整數(shù)定點(diǎn)機(jī)中，下列說(shuō)法正確的是（ ）A、原碼和反碼不能表示-1，補(bǔ)碼可以表示-1 B、3種機(jī)器數(shù)均可表示-1 C、原碼和補(bǔ)碼不能表示-1，反碼可以表示-1 D、都不能表示-14、下列說(shuō)法正確的是（ ）A、當(dāng)機(jī)器數(shù)采用補(bǔ)碼表示時(shí)，0有兩種編碼方式 B、當(dāng)機(jī)器數(shù)采用原碼表示時(shí)，0有兩種編碼方式 C、當(dāng)機(jī)器數(shù)采用反碼表示時(shí)，0有一種編碼方式 D、無(wú)論機(jī)器數(shù)采用何種碼表示，0都有兩種編碼方式5、假設(shè)機(jī)器字長(zhǎng)為16位，用定點(diǎn)補(bǔ)碼小數(shù)(一位符號(hào)位)表示時(shí)，一個(gè)字能表示的范圍

6、是（）A、0(1-2-15) B、-(1-2-15)(1-2-15) C、-1 1 D、-1(1-2-15)6、某機(jī)器字長(zhǎng)為8位，采用原碼表示法（一位符號(hào)位），則機(jī)器數(shù)所能表示的范圍是（ ）A、-127+127 B、-127+128 C、-127 +127 D、-128+1287、定點(diǎn)補(bǔ)碼加法運(yùn)算中，（ ）時(shí)表明運(yùn)算結(jié)果必定發(fā)生了溢出。A、雙符號(hào)位相同 B、雙符號(hào)位不同 C、正負(fù)相加 D、兩個(gè)負(fù)數(shù)相加8、X補(bǔ)=1.X1X2X3X4，當(dāng)滿足下列（ ）時(shí)，X>-1/2成立。A、X1必須為1，X2X4至少有一個(gè)為1 B、X1必須為1，X2X4任意C、X1必須為0，X2X4至少有一個(gè)為1 D、X

7、1必須為0，X2X4任意9、設(shè)X為整數(shù)，X補(bǔ)=1，X1X2X3X4X5，若要X<-16，X1X5應(yīng)滿足的條件是（ ）A、X2X5至少有一個(gè)為1 B、X1必須為1，X2X5至少有一個(gè)為1 C、X1必須為0，X2X5至少有一個(gè)為1 D、X1必須為0，X2X5任意10、假設(shè)有4個(gè)整數(shù)用8位補(bǔ)碼分別表示，r1=FEH, r2=F2H, r3=90H, r4=F8H,若將運(yùn)算結(jié)果存放在一個(gè)8位寄存器中，則下列運(yùn)算會(huì)發(fā)生溢出的是（ ）A、r1×r2 B、r2×r3 C、r1×r4 D、r2×r411、假設(shè)寄存器的內(nèi)容為00000000，若它等于-128，則該機(jī)

8、器采用了（ ）A、原碼 B、補(bǔ)碼 C、反碼 D、移碼12、在定點(diǎn)機(jī)中執(zhí)行算術(shù)運(yùn)算時(shí)會(huì)產(chǎn)生溢出，其根本原因是（ ）A、主存容量不夠 B、運(yùn)算結(jié)果無(wú)法表示 C、操作數(shù)地址過(guò)大 D、棧溢出13、當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時(shí)，應(yīng)（ ）A、向左規(guī)格化 B、向右規(guī)格化 C、舍入處理 D、發(fā)出出錯(cuò)信息14、若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果為規(guī)格化數(shù)的方法是（ ）A、階符與數(shù)符相同，則為規(guī)格化數(shù) B、小數(shù)點(diǎn)后第一位為1，則為規(guī)格化數(shù) C、數(shù)符與小數(shù)點(diǎn)后第一位數(shù)字相異，則為規(guī)格化數(shù) D、數(shù)符與小數(shù)點(diǎn)后第一位數(shù)字相同，則為規(guī)格化數(shù) 15、在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化的形式的原則是（ ）A、尾數(shù)的符號(hào)位與第一數(shù)位不同 B、

9、尾數(shù)第一數(shù)位為1，數(shù)符任意 C、尾數(shù)的符號(hào)位與第一位相同 D、階符與數(shù)符不同16、在浮點(diǎn)機(jī)中，（ ）是隱藏的。A、階碼 B、數(shù)符 C、尾數(shù) D、基數(shù)17、關(guān)于浮點(diǎn)數(shù)在IEEE754標(biāo)準(zhǔn)中的規(guī)定，下列說(shuō)法中錯(cuò)誤的是（ ）浮點(diǎn)數(shù)可以表示正無(wú)窮大和負(fù)無(wú)窮大兩個(gè)值如果需要，也允許使用非格式化的浮點(diǎn)數(shù)對(duì)任何形式的浮點(diǎn)數(shù)都要求使用隱藏位技術(shù)對(duì)32為浮點(diǎn)數(shù)的階碼采用了偏移值為127的移碼表示，尾數(shù)用原碼表示A、， B、， C、只有 D、，18、float型數(shù)據(jù)通常用IEEE754標(biāo)準(zhǔn)中的單精度浮點(diǎn)格式表示。如果編譯器將float型變量X分配在一個(gè)32為浮點(diǎn)寄存器FR1中，且X=-8.25，則FR1的內(nèi)容是（

10、 ）A、C104 0000H B、C242 0000H C、C184 0000H D、C1C2 0000H19、float類型（IEEE754單精度浮點(diǎn)數(shù)格式）能表示的最大正整數(shù)是（ ）A、2126-2103 B、2127-2104 C、2127-2103 D、2128-210420、算術(shù)邏輯單元(ALU)的功能一般包括（ ）A、算術(shù)運(yùn)算 B、邏輯運(yùn)算 C、算術(shù)運(yùn)算和邏輯運(yùn)算 D、加法運(yùn)算21、加法器采用先行進(jìn)位的根本目的是（ ）A、優(yōu)化加法器的結(jié)構(gòu) B、快速傳遞進(jìn)位信號(hào) C、增強(qiáng)加法器的功能 D、以上都不是22、組成一個(gè)運(yùn)算器需要多個(gè)部件，但下列所列（ ）不是組成運(yùn)算器的部件。A、通用寄存器

11、組 B、數(shù)據(jù)總線 C、ALU D、地址寄存器23、串行運(yùn)算器結(jié)構(gòu)簡(jiǎn)單，其運(yùn)算規(guī)律是（ ）A、由低位到高位先行進(jìn)行進(jìn)位運(yùn)算 B、由低位到高位先行進(jìn)行借位運(yùn)算 C、由低位到高位逐位運(yùn)算 D、由高位到低位逐位運(yùn)算24、ALU屬于（ ）A、時(shí)序電路 B、控制器 C、組合邏輯電路 D、寄存器第三章1、下述說(shuō)法正確的是（ ）半導(dǎo)體RAM信息可讀可寫(xiě)，且斷電后仍能保持記憶動(dòng)態(tài)RAM是易失性RAM，而靜態(tài)RAM中的存儲(chǔ)信息是不易失的半導(dǎo)體RAM是易失性RAM，但只要電源不斷電，所存信息是不丟失的半導(dǎo)體RA是非易失性的RAMA、， B、只有 C、 D、全錯(cuò)2、半導(dǎo)體靜態(tài)存儲(chǔ)器（SRAM）的存儲(chǔ)原理是（ ）A、依

12、靠雙穩(wěn)態(tài)電路 B、依靠定時(shí)刷新 C、依靠讀后再生 D、信息不再變化3、下面描述錯(cuò)誤的是（ ）A、隨機(jī)存儲(chǔ)器可隨時(shí)存取信息，掉電后信息丟失 B、在訪問(wèn)隨機(jī)存儲(chǔ)器是，訪問(wèn)時(shí)間與單元的物理位置無(wú)關(guān) C、主存儲(chǔ)器中存儲(chǔ)的信息均是不可改變的 D、隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可以統(tǒng)一編址4、在對(duì)破壞性讀出的存儲(chǔ)器進(jìn)行讀寫(xiě)操作時(shí)，為維持原存信息不變，必須輔以的操作是（ ）A、刷新 B、再生 C、寫(xiě)保護(hù) D、主存校驗(yàn)5、在CPU執(zhí)行一段程序的過(guò)程中，Cache的存取次數(shù)為4600次，由主存完成的存取次數(shù)為400次。若Cache的存取時(shí)間為5ns，主存的存取時(shí)間為25ns，則CPU的平均訪問(wèn)時(shí)間為（ ）ns。A、5.

13、4 B、6.6 C、8.8 D、9.26、若主存讀寫(xiě)時(shí)間為30ns，Cache的讀寫(xiě)時(shí)間為3ns，平均讀寫(xiě)時(shí)間為3.27ns，則Cache的命中率為（ ）。A、90% B、95% C、97% D、99%7、某SRAM芯片，其容量為512×8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)該是（ ）A、23 B、25 C、50 D、198、某機(jī)器的主存儲(chǔ)器共32KB，由16片16K×1位（內(nèi)部采用128×128存儲(chǔ)陣列）的DRAM芯片構(gòu)成。若采用集中式刷新方式，且刷新周期為2ms,那么所有存儲(chǔ)單元刷新一遍需要（ ）個(gè)存儲(chǔ)周期。A、128 B、256 C、1024 D、

14、163849、某機(jī)器字長(zhǎng)為32位，存儲(chǔ)容量64MB，若按字編址，它的尋址范圍是（ ）A、8M B、16MB C、16M D、8MB10、采用八體并行低位交叉存儲(chǔ)器，設(shè)每個(gè)體的存儲(chǔ)容量為32K×16位，存取周期為400ns，下述說(shuō)法正確的是（）A、在400ns內(nèi)，存儲(chǔ)器可向CPU提供27位二進(jìn)制信息B、在100ns內(nèi)，每個(gè)體可向CPU提供27位二進(jìn)制信息C、在400ns內(nèi)，存儲(chǔ)器可向CPU提供28位二進(jìn)制信息 D、在100ns內(nèi)，每個(gè)體可向CPU提供28位二進(jìn)制信息11、雙端口存儲(chǔ)器之所以能高速進(jìn)行讀寫(xiě)，是因?yàn)椴捎茫?）A、新型器件 B、流水技術(shù) C、兩套相互獨(dú)立的讀寫(xiě)電路 D、高速芯

15、片12、關(guān)于Cache的3中基本映射方式，下面敘述中錯(cuò)誤的是（ ）A、Cache的地址映射有全相聯(lián)、直接、多路組相聯(lián)等3種基本映射方式 B、全相映射方式，即主存單元與Cache單元隨意對(duì)應(yīng)，線路過(guò)于復(fù)雜，成本太高 C、多路組相聯(lián)映射是全相聯(lián)映射和直接映射的一種折中方案，有利于提高命中率 D、直接映射是全相聯(lián)映射和組相聯(lián)映射的一種折中方案，有利于提高命中率13、主存按字節(jié)編址，地址從0A4000H到0CBFFFH，共有（ ）字節(jié)；若用存儲(chǔ)容量為32K×8位的存儲(chǔ)芯片構(gòu)成該主存，至少需要（）片。A、80K，2 B、96K，2 C、160K，5 D、192K，514、一般來(lái)講，直接映射常用

16、在（ ）A、小容量高速Cache B、大容量高速Cache C、小容量低速Cache D、大容量低速Cache 15、存儲(chǔ)器采用部分譯碼法片選時(shí)，（ ）A、不需要地址譯碼器 B、不能充分利用存儲(chǔ)器空間 C、會(huì)產(chǎn)生地址重疊 D、CPU的地址線全參與譯碼16、地址線A15A0(低)，若選取用16K×1位存儲(chǔ)芯片構(gòu)成64KB存儲(chǔ)器，則應(yīng)由地址碼（）譯碼產(chǎn)生片選信號(hào)。A、A15、A14 B、A0、A1 C、A14、A13 D、A1、A217、如果一個(gè)存儲(chǔ)單元被訪問(wèn)，那么可能這個(gè)存儲(chǔ)單元會(huì)很快地被再次訪問(wèn)，這稱為（ ）A、時(shí)間局部性 B、空間局部性 C、程序局部性 D、數(shù)據(jù)局部性18、為了解決

17、CPU與主存速度不匹配的問(wèn)題，通常采用的方法是（ ）A、采用速度更快的主存 B、在CPU和主存之間插入少量的高速緩沖存儲(chǔ)器 C、在CPU周期中插入等待周期 D、擴(kuò)大主存的容量19、下面關(guān)于計(jì)算機(jī)Cache的論述中，正確的是（ ）A、Cache是一種介于主存和輔存之間的存儲(chǔ)器，用于主存和輔存之間的緩沖存儲(chǔ)B、如果訪問(wèn)Cache不命中，則用從內(nèi)存中取到的字節(jié)代替Cache中最近訪問(wèn)過(guò)的字節(jié)C、Cache的命中率必須很高，一般要達(dá)到90%以上 D、Cache中的信息必須與主存中的信息時(shí)刻保持一致20、容量為64塊的Cache采用組相聯(lián)映射方式，字塊大小為128個(gè)字，每4塊為一組。如果主存為4K塊，且

18、按字編址，那么主存地址和主存標(biāo)記的位數(shù)分別是（ ）A、16，6 B、17，6 C、18，8 D、19，821、Cache用組相聯(lián)映射，一塊大小為128B，Cache共64塊，4塊分一組，主存有4096塊，主存地址共需（ ）位。A、19 B、18 C、17 D、1622、關(guān)于LRU算法，以下論述正確的是（ ）A、LRU算法替換掉那些在Cache中駐留時(shí)間最長(zhǎng)且未被引用的塊B、LRU算法替換掉那些在Cache中駐留時(shí)間最短且未被引用的塊C、LRU算法替換掉那些在Cache中駐留時(shí)間最長(zhǎng)且仍在引用的塊D、LRU算法替換掉那些在Cache中駐留時(shí)間最短且仍在引用的塊第四章1、指令系統(tǒng)中采用不同尋址方式

19、的目的主要是（ ）A、可降低編程難度 B、可降低指令的譯碼難度 C、縮短指令字長(zhǎng)，擴(kuò)大尋址空間，提高編程靈活性 D、以上均不正確2、在CPU執(zhí)行指令的過(guò)程中，指令的地址由（ A ）給出，操作數(shù)的地址由（D ）給出。A、程序計(jì)數(shù)器（PC） B、操作系統(tǒng) C、指令的操作碼字段 D、指令的地址碼字段3、下述關(guān)于零地址指令的說(shuō)法正確的是（ ）A、零地址指令是不需要操作數(shù)的指令 B、零地址指令需要操作數(shù)，其操作數(shù)通過(guò)隱含尋址得到 C、有的零地址指令不需要操作數(shù)，有的零地址指令需要并使用隱含尋址得到操作數(shù) D、以上說(shuō)法都不正確4、一地址指令中，為完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址譯碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)

20、常采用（ ）A、直接尋址方式 B、立即尋址方式 C、隱含尋址方式 D、以上都有可能5、某指令系統(tǒng)有200條指令，對(duì)操作碼采用固定長(zhǎng)度二進(jìn)制編碼是，最少需要用（ ）位。A、4 B、8 C、16 D、326、某機(jī)器字長(zhǎng)為32位，存儲(chǔ)器按半字編址，每取出一條指令后PC的值自動(dòng)加2，說(shuō)明其指令長(zhǎng)度是（ ）A、16位 B、32位 C、128位 D、256位7、某機(jī)器采用16位單字長(zhǎng)指令，采用定長(zhǎng)操作碼，地址碼為5位，現(xiàn)已定義60條二地址指令，那么單地址指令最多有（ ）條。A、4 B、32 C、128 D、256 8、指令尋址的基本方式有兩種，一種是順序?qū)ぶ贩绞?，其指令地址由?B ）給出，有一種是跳躍尋

21、址方式，其指令地址由（ D ）給出。A、指令寄存器 B、程序計(jì)數(shù)器 C、累加器 D、指令本身9、有效地址是指（ ）A、操作數(shù)的真實(shí)地址 B、指令地址碼字段給出的地址 C、程序計(jì)數(shù)器（PC）給出的地址 D、指令本身10、直接尋址的無(wú)條件轉(zhuǎn)移指令的功能是將指令中的地址碼送入（ ）A、程序計(jì)數(shù)器（PC） B、累加器（ACC） C、指令寄存器（IR） D、地址寄存器（MAR）11、下列不屬于程序控制指令的是（ ）A、無(wú)條件轉(zhuǎn)移指令 B、條件轉(zhuǎn)移指令 C、中斷隱指令 D、循環(huán)指令12、執(zhí)行操作的數(shù)據(jù)不可能來(lái)自（ ）A、寄存器 B、指令本身 C、控制存儲(chǔ)器 D、存儲(chǔ)器13、寄存器間接尋址方式中，操作數(shù)在（

22、 ）中。A、通用寄存器 B、堆棧 C、主存單元 D、指令本身14、在指令的相對(duì)尋址方式中，其相對(duì)的基準(zhǔn)地址是（ ）A、基址寄存器 B、變址寄存器 C、堆棧指示器 D、程序計(jì)數(shù)器15、設(shè)變址寄存器為X，形式地址為D，某機(jī)器具有先變址再間址的尋址方式，則這種尋址方式的有效地址為（ ）A、EA=(X) +D B、EA=(X) +(D) C、EA=X+D D、EA=(X) +D)16、直接、間接、立即3種尋址方式指令的執(zhí)行速度，由快至慢的排序是（ ）A、直接、間接、立即 B、直接、立即、間接C、立即、直接、間接 D、立即、間接、直接17、在下列尋址中，（ ）尋址方式需要先運(yùn)算，再訪問(wèn)主存。A、立即 B

23、、變址 C、間接 D、直接18、下列不同類型的指令中，執(zhí)行時(shí)間最長(zhǎng)的是（ ）指令。A、RR型 B、SS型 C、RS型 D、不能確定，需要由指令格式來(lái)決定19、（C）對(duì)于程序浮動(dòng)提供了較好的支持，（ B ）便于處理數(shù)組問(wèn)題，（D）有利于編制循環(huán)程序。A、間接尋址 B、變址尋址 C、相對(duì)尋址 D、寄存器間接尋址20、下列關(guān)于CISC/RISC的敘述中，錯(cuò)誤的是（ ）A、RISC機(jī)器指令比CISC機(jī)器指令簡(jiǎn)單 B、RISC中通用寄存器比CISC多 C、RISC中的尋址方式比CISC少 D、CISC比RISC機(jī)器可以更好地支持高級(jí)語(yǔ)言29、RISC思想主要基于的是（ ）A、減少指令的平均執(zhí)行周期 B、

24、減少指令的復(fù)雜程度 C、減少硬件的復(fù)雜程度 D、便于編譯器編寫(xiě)第五章1、下列部件不屬于控制部件的是（ ）A、指令寄存器 B、操作控制器 C、程序計(jì)數(shù)器 D、狀態(tài)條件寄存器2、下列部件不屬于執(zhí)行部件的是（ ）A、控制器 B、存儲(chǔ)器 C、運(yùn)算器 D、外部設(shè)備3、指令寄存器中寄存的是（ ）A、下一條要執(zhí)行的指令 B、已執(zhí)行完了的指令 C、正在執(zhí)行的指令 D、要轉(zhuǎn)移的指令4、在CPU的組成結(jié)構(gòu)中，不需要（ ）A、指令寄存器 B、數(shù)據(jù)寄存器 C、地址譯碼器 D、地址寄存器5、在取指令操作結(jié)束后，程序計(jì)數(shù)器中存放的是（ ）A、當(dāng)前指令的地址 B、程序中指令的數(shù)量 C、下一條指令的地址 D、已執(zhí)行指令的計(jì)數(shù)

25、值6、指令譯碼器進(jìn)行譯碼的是（ ）A、整條指令 B、指令的操作碼字段 C、指令的地址 D、指令的操作數(shù)字段7、下列說(shuō)法正確的是（ ）A、采用微程序控制器是為了提高速度 B、控制存儲(chǔ)器采用高速RAM電路組成C、微指令計(jì)數(shù)器覺(jué)得指令的執(zhí)行順序 D、一條微指令放在控制存儲(chǔ)器的一個(gè)單元中8、從一條指令的啟動(dòng)到下一條指令啟動(dòng)的時(shí)間間隔稱為（ ）A、時(shí)鐘周期 B、機(jī)器周期 C、節(jié)拍 D、指令周期9、（ ）不是常用三級(jí)時(shí)序系統(tǒng)中的一級(jí)。A、指令周期 B、機(jī)器周期 C、節(jié)拍 D、定時(shí)脈沖10、下列說(shuō)法中，正確的是（ ）A、加法指令的執(zhí)行周期一定要訪存 B、加法指令的執(zhí)行周期一定不要訪存C、指令的地址碼給出存儲(chǔ)

26、器地址的加法指令，在執(zhí)行周期一定要訪存D、指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定不需要訪存11、同步控制是（ ）A、只適用于CPU控制的方式 B、由統(tǒng)一時(shí)序信號(hào)控制的方式 C、所有指令執(zhí)行時(shí)間都相同的方式 D、不強(qiáng)調(diào)統(tǒng)一時(shí)序信號(hào)控制的方式12、采用同步控制的目的是（ ）A、提高執(zhí)行速度 B、簡(jiǎn)化控制時(shí)序 C、滿足不同操作對(duì)時(shí)間安排的需要 D、滿足不同設(shè)備對(duì)時(shí)間安排的需要13、下列說(shuō)法中正確的是（ ）A、微程序控制方式與硬布線控制方式相比較，前者可以使指令的執(zhí)行速度更快 B、若采用微程序控制方式，則可用uPC取代PC C、控制存儲(chǔ)器可以用掩膜ROM，EPROM或閃速存儲(chǔ)器實(shí)現(xiàn) D、

27、指令周期也稱為CPU周期14、微程序控制器中，機(jī)器指令與微指令的關(guān)系是（ ）A、一條機(jī)器指令由一條微指令來(lái)執(zhí)行 B、一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行 C、一段機(jī)器指令組成的程序可由一個(gè)微程序來(lái)執(zhí)行 D、每一條微指令由一條機(jī)器指令來(lái)解釋執(zhí)行15、下列不屬于微指令結(jié)構(gòu)設(shè)計(jì)所追求的目標(biāo)是（ ）A、提高微程序的執(zhí)行速度 B、提高微程序設(shè)計(jì)的靈活性 C、縮短微指令的長(zhǎng)度 D、增大控制存儲(chǔ)器的容量16、微程序控制器的速度比硬布線控制器慢，主要是因?yàn)椋?）A、增加了從磁盤(pán)存儲(chǔ)器讀取微指令的時(shí)間 B、增加了從主存儲(chǔ)器讀取微指令的時(shí)間 C、增加了從指令寄存器讀取指令的時(shí)間 D、增加了從控制存儲(chǔ)器

28、讀取微指令的時(shí)間17、微指令大體可分為兩類：水平型微指令和垂直型微指令。在下列幾項(xiàng)中，不符合水平型微指令特點(diǎn)的是（ ）A、執(zhí)行速度快 B、并行度較低 C、更多地體現(xiàn)了控制器的硬件細(xì)節(jié) D、微指令長(zhǎng)度較長(zhǎng)18、微指令操作控制字段的每一位代表個(gè)控制信號(hào)，這種微程序的控制方式叫做（ ）A、字段直接編碼 B、字段間接編碼 C、混合編碼 D、直接編碼19、關(guān)于微指令操作控制字段的編碼方法，下面敘述正確的是（ ）A、直接編碼，字段間接編碼法和字段直接編碼法都不影響微指令的長(zhǎng)度 B、一般情況下，直接編碼的微指令位數(shù)最多 C、一般情況下，字段間接編碼法的微指令位數(shù)最多 D、一般情況下，字段直接編碼法的微指令位

29、數(shù)最多20、組合邏輯控制器和微程序控制器的主要區(qū)別在于（ ）A、ALU結(jié)構(gòu)不同 B、數(shù)據(jù)通路不同 C、CPU寄存器組織不同D、微操作信號(hào)發(fā)生器的構(gòu)成方法不同21、關(guān)于超標(biāo)量流水技術(shù)，下列說(shuō)法正確的是（ ）A、縮短原來(lái)流水線的處理器周期 B、在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令C、把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令D、以上都不對(duì)22、相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是（ ）A、指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易B、指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難C、指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易 D、指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難23、某計(jì)算機(jī)的指令流水線由

30、4個(gè)功能段組成，指令流各功能段的時(shí)間（忽略各功能段之間的緩沖時(shí)間）分別為90ns，80ns，70ns和60ns，則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是（ ）。A、90ns B、80ns C、70ns D、60ns24、下列不會(huì)引起指令流水阻塞的是（ ）A、數(shù)據(jù)旁路 B、數(shù)據(jù)相關(guān) C、條件轉(zhuǎn)移 D、資源沖突第六章1、總線中地址線的作用是（ ）A、僅僅用于選擇存儲(chǔ)器的某一單元 B、僅僅用于選擇I/O設(shè)備接口地址 C、用于選擇存儲(chǔ)器的某一單元和 I/O設(shè)備接口地址 D、以上均不正確2、總線復(fù)用可以（ ）A、提高總線的傳輸帶寬 B、增加總線的功能C、減少總線中信號(hào)線的數(shù)量 D、提高總線的負(fù)載能力3、總線寬度

31、與下列（ ）有關(guān)A、控制線根數(shù) B、數(shù)據(jù)線根數(shù) C、地址線根數(shù) D、以上都不對(duì)4、系統(tǒng)總線中的數(shù)據(jù)線、地址線、控制線是根據(jù)（ ）來(lái)劃分的。A、總線所處的位置 B、總線的傳輸方向C、總線傳輸?shù)膬?nèi)容 D、總線的材料5、總線的仲裁可采用兩種不同的方式，它們分別是（ ）A、集中式和分布式 B、同步式和異步式 C、動(dòng)態(tài)式和靜態(tài)式 D、以上都不對(duì)6、在集中式總線仲裁方式中，響應(yīng)時(shí)間最快的是（ ）A、鏈?zhǔn)讲樵?B、計(jì)數(shù)器定時(shí)查詢 C、獨(dú)立請(qǐng)求 D、分組鏈?zhǔn)讲樵?、在計(jì)數(shù)器定時(shí)查詢方式下，正確的描述是（ ）A、總線設(shè)備的優(yōu)先級(jí)可變 B、越靠近控制器的設(shè)備，優(yōu)先級(jí)越高 C、各設(shè)備的優(yōu)先級(jí)相等 D、對(duì)硬件電路故障敏感8、為了對(duì)n各設(shè)備使用總線的請(qǐng)求進(jìn)行仲裁，如果使用獨(dú)立請(qǐng)求方式，則需要（ ）根控制線。A、n B、log2n+2 C、2n D、39、在鏈?zhǔn)讲樵兎绞较?，若有N個(gè)設(shè)備，則（ ）A、只需一條總線請(qǐng)求線 B、需要N條總線請(qǐng)求先 C、視情況而定，可能一條，可能N條 D、以上說(shuō)法都不對(duì)10、總線的通信控制主要解決（ ）問(wèn)題。A、由哪個(gè)設(shè)備占用總線 B、通信雙方如何獲知傳輸開(kāi)