杭電計組實驗3多功能ALU設(shè)計實驗

1、杭州電子科技大學(xué)計算機學(xué)院實驗報告實驗項目：課程名稱：計算機組成原理與系統(tǒng)結(jié)構(gòu)課程設(shè)計姓名：學(xué)號：同組姓名：學(xué)號:實驗位置（機號）：實驗日期：指導(dǎo)教師：實驗 內(nèi)容（算 法、程序、步驟 和方 法）一、實驗?zāi)康模?）學(xué)習(xí)多功能 ALU的工作原理，掌握運算器的設(shè)計方法。（2）掌握運用 Verilog HDL 進行數(shù)據(jù)流描述與建模的技巧和方法，掌握運算器的設(shè)計方 法。二、實驗儀器ISE工具軟件三、步驟、方法（1）啟動Xilinx ISE軟件，選擇File->New Project,輸入工程名shiyan2，默認選擇后，點擊Next按鈕，確認工程信息后點擊Finish按鈕，創(chuàng)建一個完整的工程。（2

2、） 在工程管理區(qū)的任意位置右擊，選擇New Source命令。彈出New Source Wizard對 話框，選擇 Verilog Module,并輸入Verilog文件名shiyan3,點擊Next按鈕進入下一步，點 擊Finish完成創(chuàng)建。（3）編輯程序源代碼，然后編譯，綜合；選擇Synthesize-XST項中的Check Syntax右擊選擇Run命令，并查看 RTL視圖；如果編譯出錯，則需要修改程序代碼，直至正確。（4） 在工程管理區(qū)將 View類型設(shè)置成 Simulation，在任意位置右擊，選擇 New Source命 令，選擇 Verilog Test Fixture選項，輸入

3、實驗名 shiyan3_test。點擊Next，點擊Finish，完成。 編寫激勵代碼，觀察仿真波形，如果驗證邏輯有誤，則修改代碼，重新編譯，仿真，直至正確。（5）由于實驗三并未鏈接實驗板，所以后面的鏈接實驗板的步驟此處沒有。操作 過程 及結(jié) 果一，操作過程實驗過程和描述：module shiya n3(ALU_OP,AB_SW,OF,ZF,F);reg 31:0A,B;in put 2:0ALU_OP;in put 2:0AB_SW;wire OF;reg ZF;reg 31:0F;output OF;output ZF;output F;reg C32;always(*)begincase

4、(AB SW)3'b000: begi n A=32'h0000_0000; B=32'h0000_0000; end3'b001: begi n A=32'h0000_0003; B=32'h0000_0607; end3'b010: begi n A=32'h8000_0000; B=32'h8000_0000; end3'b011: begi n A=32'h7FFF_FFFF; B=32'h7FFF_FFFF; end3'b100: begi n A=32'hFFFF_FFF

5、F; B=32'hFFFF_FFFF; end3'b101: begi n A=32'h8000_0000; B=32'hFFFF_FFFF; end3'b110: begi n A=32'hFFFF_FFFF; B=32'h8000_0000; end3'b111: begi n A=32'h1234_5678; B=32'h3333_2222; end default: begi n A=32'h9ABC_DEF0; B=32'h1111_2222; end endcaseendalways(*

6、)begincase(ALU_OP)3'b000: F<=A&B;3'b001:F<=A|B;3'b010: F<=AAB;3'b011: F<=AAB;3'b100:C32,F<=A+B;3'b101:C32,F<=A-B;3'b110: begin if(A<B) F<=32'h0000_0001; else F<=32'h0000_0000; end3'b111: begin F<=B<<A; enddefault: F<=

7、32'h0000_0000;endcaseendalways(*)beginif(F=32'h0000_0000)ZF<=1;elseZF<=0;endassig n OF=C32AF31AA31AB31;en dmodule仿真代碼module shiya n3_test;/ I nputsreg 2:0 ALU_OP;reg 2:0 AB_SW;/ Outputswire OF;wire ZF;wire 31:0 F;/I nsta ntiate the Un it Un der Test (UUT) shiya n3 uut (ALU_OP(ALU_OP),

8、AB_SW(AB_SW), .OF(OF),ZF(ZF),F(F)；in itial begi n/ I nitialize In putsALU_OP = 0;AB_SW = 0;/ Wait 100 ns for global reset to finish #100;/ Add stimulus here#100;ALU_OP = 001;AB_SW = 001;#100;ALU_OP = 010;AB_SW = 010;#100;ALU_OP = 011;AB_SW = 011;#100;ALU_OP = 100;AB_SW = 100;#100;ALU_OP = 101;AB_SW

9、= 101;#100;ALU_OP = 110;AB_SW = 110;ALU_OP = 111;AB_SW = 111;enden dmoduleRTL圖shiyan3AB SW(2:0)F(31:O)ALU OP(2:0)OFZF2 shiyan3、結(jié)果1.3 g:珂COMO-DGOCIHiNrrne思考題：(2)經(jīng)過分析，該 ALU不能實現(xiàn)MIPS核心指令集的所有指令。它還需要：帶進位的 加法運算、帶進位的減法運算、位清除指令、負數(shù)比較、位測試指令、比較指令、相等測 試指令等。(3)通過本實驗，無法得出：sit操作中的“ A<B ”是對有符號數(shù)的比較還是無符號數(shù)的 比較，這個結(jié)論。

10、若 A=32 '0,B=32 'bFFFF_FFFF,則所得到的答案是 F=0000_0001.這個問題應(yīng)該再設(shè)置一個變量 SIGctr信號，控制ALU是執(zhí)行“帶符號整數(shù)比較小于 置于1”還是“無符號數(shù)比較小于置 1”功能，當SIGctr=O，則執(zhí)行“無符號數(shù)比較小于 置1”，當SIGctr=1，則執(zhí)行“帶符號整數(shù)比較小于置 1 ”。(6)在做這個實驗的時候，我遇到的問題是，F(xiàn)的輸出是決定著 ZF的輸出，當F全零時，ZF輸出1,；否則ZF輸出0。解決方法：運用ifelse。根據(jù)F的假設(shè)值，對ZF進行賦值運算。以及八種運算的表示方法不太熟悉進行了查閱實驗指導(dǎo)書。在這個多功能 ALU設(shè)計實驗中，這個實驗做的時候忘記了不需要連實驗板，老師驗收的時候說不需要連接實驗板，所以臨時修改了代碼，取消了LED的設(shè)置。后來不知道怎么回事，怎么看都沒有錯誤， 但是就是運行出錯。 于是就剪切了代碼， 重新生成了文件， 粘貼后再次運行時結(jié)果出其醫(yī)療的成功了?？偨Y(jié)一下估計是之前哪里的東西被我刪掉了才 導(dǎo)致了錯誤。又再次設(shè)置了 ZF與F以及OF的輸出。最后驗證了