數(shù)字電路與邏輯設(shè)計(jì)周洪敏第4章1

1、 第四章第四章 組合邏輯電路組合邏輯電路 數(shù)字電路數(shù)字電路 時(shí)序邏輯電路時(shí)序邏輯電路 ：輸出不僅取決于輸出不僅取決于當(dāng)時(shí)的輸入，且與電路以前的狀態(tài)當(dāng)時(shí)的輸入，且與電路以前的狀態(tài)有關(guān)。有關(guān)。 組合邏輯電路組合邏輯電路: : 輸出只取決于當(dāng)時(shí)輸出只取決于當(dāng)時(shí)的輸入有關(guān)。的輸入有關(guān)。 組合邏輯電路的組合邏輯電路的特點(diǎn)特點(diǎn) 電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無(wú)關(guān)。狀態(tài)的組合，而與電路的原狀態(tài)無(wú)關(guān)。 組合電路就是由門電路組合而成，電路中沒有記組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。憶單元，沒有反饋通路。

2、每一個(gè)輸出變量是全部每一個(gè)輸出變量是全部或部分輸入變量的函數(shù)：或部分輸入變量的函數(shù)：l1=f1（a1、a2、ai）l2=f2（a1、a2、ai） lj=fj（a1、a2、ai） 組合組合邏輯邏輯電路電路a1a2ail1l2lj4.1 ssi構(gòu)成的組合邏輯電路的分析和設(shè)計(jì)構(gòu)成的組合邏輯電路的分析和設(shè)計(jì)4.1.1 組合邏輯電路的分析組合邏輯電路的分析 組合邏輯組合邏輯電路電路邏輯邏輯表達(dá)式表達(dá)式最簡(jiǎn)最簡(jiǎn)表達(dá)式表達(dá)式真值表真值表邏輯邏輯功能功能化簡(jiǎn)化簡(jiǎn)變換變換分析過(guò)程一般包含以下幾個(gè)步驟：分析過(guò)程一般包含以下幾個(gè)步驟：對(duì)給定電路進(jìn)行功能分析。分析步驟：對(duì)給定電路進(jìn)行功能分析。分析步驟： 1、從輸入到

3、輸出逐級(jí)地推導(dǎo)輸出函數(shù)表達(dá)式。、從輸入到輸出逐級(jí)地推導(dǎo)輸出函數(shù)表達(dá)式。 2、利用代數(shù)法或卡諾圖法對(duì)表達(dá)式進(jìn)行化簡(jiǎn)。、利用代數(shù)法或卡諾圖法對(duì)表達(dá)式進(jìn)行化簡(jiǎn)。 3、列出真值表。、列出真值表。 4、功能分析，電路設(shè)計(jì)評(píng)估。、功能分析，電路設(shè)計(jì)評(píng)估。 123456abcd654321dcbatitlenumberrevisionsizebdate:14-feb-2002sheet of file:c:program filesdesign explorer 99 selibraryyanghengxinmydesign.ddbdrawn by:&1abcs例例4.1.1 分析下圖所示邏輯電路的

4、邏輯功能：分析下圖所示邏輯電路的邏輯功能： (a)電電 路路ababaabbabaababb解：解：1、如圖推導(dǎo)輸出函數(shù)表達(dá)式。、如圖推導(dǎo)輸出函數(shù)表達(dá)式。 c=ab 123456abcd654321dcbatitlenumberrevisionsizebdate:14-feb-2002sheet of file:c:program filesdesign explorer 99 selibraryyanghengxinmydesign.ddbdrawn by:&1abcs (a)電電 路路ababaabbabaababbabbabaabbabasbabbaabababa2、化簡(jiǎn)：、化簡(jiǎn)

5、：a b s c0 00 11 01 1123456abcd654321dcbatitlenumberrevisionsizebdate:14-feb-2002sheet of file:c:program filesdesign explorer 99 selibraryyanghengxinmydesign.ddbdrawn by:co半加器邏輯符號(hào)半加器邏輯符號(hào) 3、列真值表：、列真值表： c=ab bas0 01 0 1 00 14、功能分析：、功能分析： s為為a、b的二進(jìn)制和，的二進(jìn)制和，c為本位向高為本位向高位的進(jìn)位。位的進(jìn)位。該電路為該電路為半加器半加器，只考慮本位兩數(shù)相加，只

6、考慮本位兩數(shù)相加，以及對(duì)高位的進(jìn)位，不考慮低位對(duì)本位的進(jìn)位。，以及對(duì)高位的進(jìn)位，不考慮低位對(duì)本位的進(jìn)位。 例例4.1.2 分析如圖所示的邏輯電路的邏輯功能。分析如圖所示的邏輯電路的邏輯功能。 123456abcd654321dcbatitlenum berr evisionsizebdate:14-feb-2002sheet of file:c :program filesdesign explorer 99 selibraryyanghengxinm ydesign.ddbdrawn b y:=1=1=1fdddd1234解解 ：(1)寫出邏輯表達(dá)式寫出邏輯表達(dá)式(2) 列真值表列真值表 f

7、 = d1 d2 d3 d4 = d1 d2 d3 d4 0 1 1 00 1 0 10 1 0 00 0 1 10 1 1 10 0 1 00 0 0 1 0 0 0 0fd1 d2 d3 d4 輸出輸出輸入輸入1 1 1 01 1 0 11 1 0 01 0 1 11 1 1 11 0 1 01 0 0 1 1 0 0 0fd1 d2 d3 d4 輸出輸出輸入輸入(3) 確定邏輯功能確定邏輯功能 偶校驗(yàn)電路偶校驗(yàn)電路f = d1 d2 d3 d4 = d1 d2 d3 d4 11010001 f00101110 練習(xí)練習(xí)1：組合電路如下圖所示，分析該電路的邏輯組合電路如下圖所示，分析該電路

8、的邏輯功能。功能。&1abclp解：解：（1 1）由邏輯圖逐級(jí)寫出表達(dá)式（借助中間變量）由邏輯圖逐級(jí)寫出表達(dá)式（借助中間變量p p）。）。abcp cpbpapl )(cbaabcl（3）由表達(dá)式列出真值表。）由表達(dá)式列出真值表。 （4）分析邏輯功能）分析邏輯功能 ： 當(dāng)當(dāng)a、b、c三個(gè)變量不一三個(gè)變量不一致時(shí)，輸出為致時(shí)，輸出為“1”，所以，所以這個(gè)電路稱為這個(gè)電路稱為“不一致電不一致電路路”。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1a b c01111110 l 真值表真值表（2 2）化簡(jiǎn)與變換：）化簡(jiǎn)與變換：cbaabccbaabccbaa

9、bcl)( 1 1 1 a b c d & & & & & y dcb練習(xí)練習(xí)2：分析下圖電路的邏輯功能，已知此電路：分析下圖電路的邏輯功能，已知此電路用用于數(shù)據(jù)分類于數(shù)據(jù)分類，試指出該電路的用途。，試指出該電路的用途。 cbacdbdcbcdbcbacdadcbcdbcbacday cda解：解：邏輯表達(dá)式：邏輯表達(dá)式：真值表：真值表：2 3 5 7 11 13 結(jié)論：結(jié)論：分類出分類出4位二進(jìn)制數(shù)中的位二進(jìn)制數(shù)中的素?cái)?shù)素?cái)?shù)2、3、5、7、11、13。dcbcdbcbacdabcdbdcabcadcy 4.1.2 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)

10、設(shè)計(jì)是分析的一個(gè)逆過(guò)程，由邏輯功能設(shè)計(jì)是分析的一個(gè)逆過(guò)程，由邏輯功能電路圖。電路圖。 設(shè)計(jì)步驟設(shè)計(jì)步驟（雙軌輸入情況下）（雙軌輸入情況下） 1、根據(jù)給定的邏輯功能，列出真值表；、根據(jù)給定的邏輯功能，列出真值表；2、寫出邏輯表達(dá)式，并根據(jù)所選器件，將原、寫出邏輯表達(dá)式，并根據(jù)所選器件，將原表達(dá)式化簡(jiǎn)成相應(yīng)形式的最簡(jiǎn)表達(dá)式；表達(dá)式化簡(jiǎn)成相應(yīng)形式的最簡(jiǎn)表達(dá)式；3、畫出邏輯圖。、畫出邏輯圖。 例例1：設(shè)計(jì)一個(gè)一位全加器。：設(shè)計(jì)一個(gè)一位全加器。 解：在半加器的基礎(chǔ)上，考慮低位的進(jìn)位：解：在半加器的基礎(chǔ)上，考慮低位的進(jìn)位： 全全 加加 器器aibici-1sici(1)列出真值表：列出真值表： ai bi

11、 ci-1si ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1(2)用卡諾圖對(duì)其化簡(jiǎn)：用卡諾圖對(duì)其化簡(jiǎn)： 11111010110100abc si11111010110100abc cisi=ai bi ci-1+ ai bici-1+ aibi ci-1+aibici-1ci=bici-1+aici-1+aibi0 01 01 00 11 00 10 11 1123456abcd654321dcbatitlenumberrevisionsizebdate:14-feb-2002sheet of file:c:program filesdesign exp

12、lorer 99 selibraryyanghengxinmydesign.ddbdrawn by:=1=1&1iiiii-1abccs圖圖 4.1.4 (a) 全加器電路全加器電路 (3)畫邏輯電路。畫邏輯電路。ci=ci-1(ai bi)+aibi si=ai bi ci-1 如下圖如下圖(a)所示。所示。123456abcd654321dcbatitlenumberrevisionsizebdate:14-feb-2002sheet of file:c:program filesdesign explorer 99 selibraryyanghengxinmydesign.ddb

13、drawn by:cocicoci圖圖 4.1.4 (b) 全加器邏輯符號(hào)全加器邏輯符號(hào) co ci co ci co cia2 b2a1 b1a0 b0c0c1c2s0s1s2思考思考:如何用如何用3個(gè)一位全加器實(shí)現(xiàn)個(gè)一位全加器實(shí)現(xiàn)3位二進(jìn)制位二進(jìn)制(a2a1a0和和b2b1b0)全法器全法器?例例 4.1.4 試設(shè)計(jì)一個(gè)試設(shè)計(jì)一個(gè)1位二進(jìn)制數(shù)比較單元。位二進(jìn)制數(shù)比較單元。 解：解： (1) 列真值表列真值表輸輸 入入輸輸 出出a b fab0 00 1 00 11 0 0 1 00 0 1 1 10 1 0(2)寫最簡(jiǎn)表達(dá)式；寫最簡(jiǎn)表達(dá)式； fab = ab fa=b = a b + a

14、bfab = ab (3)畫邏輯電路畫邏輯電路123456abcd654321dcbatitlenumberrevisionsizebdate:14-feb-2002sheet of file:c:program filesdesign explorer 99 selibraryyanghengxinmydesign.ddbdrawn by:&1abfffab11圖圖 4.1.5練習(xí)練習(xí)1：設(shè)計(jì)一個(gè)四舍五入電路，輸入設(shè)計(jì)一個(gè)四舍五入電路，輸入abcd按按8421 bcd碼表示一位十進(jìn)制數(shù)碼表示一位十進(jìn)制數(shù)x，f為輸出，即：為輸出，即：x5時(shí)，時(shí)，f=1，x5時(shí)，時(shí)，f=0。 解：解：1

15、）列真值表：）列真值表： 0000011111a b c df0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00111a b c df1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 011112）卡諾圖化簡(jiǎn)：）卡諾圖化簡(jiǎn)： 111011111010010110100abcdf = a + b d + b c 3）邏輯圖：）邏輯圖： &1acbdf練習(xí)練習(xí)2：設(shè)計(jì)一個(gè)電話機(jī)信號(hào)控制電路。電路有設(shè)計(jì)一個(gè)電話機(jī)信號(hào)控制電路。電路有i0（火（火警）、警）、i1（盜警）和（盜警）和i2（日常業(yè)務(wù)）三

16、種輸入信號(hào)，（日常業(yè)務(wù)）三種輸入信號(hào)，設(shè)計(jì)一個(gè)排隊(duì)電路使三種信號(hào)分別從設(shè)計(jì)一個(gè)排隊(duì)電路使三種信號(hào)分別從l0、l1、l2輸輸出，在同一時(shí)間只能有一個(gè)信號(hào)通過(guò)。如果同時(shí)有出，在同一時(shí)間只能有一個(gè)信號(hào)通過(guò)。如果同時(shí)有兩個(gè)以上信號(hào)出現(xiàn)時(shí)，應(yīng)首先接通火警信號(hào)，其次兩個(gè)以上信號(hào)出現(xiàn)時(shí)，應(yīng)首先接通火警信號(hào)，其次為盜警信號(hào)，最后是日常業(yè)務(wù)信號(hào)。試按照上述輕為盜警信號(hào)，最后是日常業(yè)務(wù)信號(hào)。試按照上述輕重緩急設(shè)計(jì)該信號(hào)控制電路。要求用集成門電路重緩急設(shè)計(jì)該信號(hào)控制電路。要求用集成門電路7400（每片含（每片含4個(gè)個(gè)2輸入與非門）實(shí)現(xiàn)。輸入與非門）實(shí)現(xiàn)。輸入：輸入：i0（火警）、（火警）、i1（盜警）和（盜警）和i2（日常業(yè)務(wù)）（日常業(yè)務(wù)）輸出：輸出：l0、l1、l2。功能：功能：首先接通火警信號(hào)，其次為盜警信號(hào)，最后是日常業(yè)首先接通火警信號(hào)，其次為盜警信號(hào)，最后是日常業(yè)務(wù)信號(hào)。用務(wù)信號(hào)。用2輸入與非門實(shí)現(xiàn)。輸入與非門實(shí)現(xiàn)。解：（解：（1）列真值表：）列真值表：（2）由真值表寫出各輸出的）由真