集成電路設(shè)計(jì)與集成系統(tǒng)-大學(xué)本科生畢業(yè)論文(設(shè)計(jì))開題報(bào)告_第1頁(yè)
集成電路設(shè)計(jì)與集成系統(tǒng)-大學(xué)本科生畢業(yè)論文(設(shè)計(jì))開題報(bào)告_第2頁(yè)
集成電路設(shè)計(jì)與集成系統(tǒng)-大學(xué)本科生畢業(yè)論文(設(shè)計(jì))開題報(bào)告_第3頁(yè)
集成電路設(shè)計(jì)與集成系統(tǒng)-大學(xué)本科生畢業(yè)論文(設(shè)計(jì))開題報(bào)告_第4頁(yè)
集成電路設(shè)計(jì)與集成系統(tǒng)-大學(xué)本科生畢業(yè)論文(設(shè)計(jì))開題報(bào)告_第5頁(yè)
已閱讀5頁(yè),還剩5頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、.黑龍江大學(xué)本科生畢業(yè)論文(設(shè)計(jì))開題報(bào)告學(xué) 院電子工程學(xué)院專 業(yè)集成電路設(shè)計(jì)與集成系統(tǒng)姓 名劉博學(xué) 號(hào)20133942報(bào)告日期2017年 11 月30 日論文(設(shè)計(jì))題目基于CMOS工藝的震蕩電路設(shè)計(jì)指導(dǎo)教師邱成軍論文(設(shè)計(jì))起止時(shí)間 年 月 日至 年 月 日(共 周)一、論文(設(shè)計(jì))研究背景與意義射頻和通信是現(xiàn)代通信工程的重要技術(shù),也是相關(guān)集成電路設(shè)計(jì)的重要領(lǐng)域,在射頻和微波通信技術(shù)中,震蕩器的設(shè)計(jì)是核心技術(shù)之一。壓控振蕩器即輸入頻率與輸入控制電壓有對(duì)應(yīng)關(guān)系的振蕩電路。它是時(shí)鐘生成模塊的核心組成部分,幾乎是所有模塊系統(tǒng)和混合信號(hào)系統(tǒng)中必備的電路模塊。從紛繁的通信協(xié)議、接口協(xié)議,到單純的CP

2、U內(nèi)部精準(zhǔn)時(shí)鐘,壓控振蕩器的結(jié)構(gòu)及具體設(shè)計(jì)方法會(huì)隨應(yīng)用的不同而有不同側(cè)重。壓控振蕩器具有成本低、體積小重量輕、功耗小、可靠性高等優(yōu)越性能、所以人們從未停止對(duì)壓控振蕩器的研究,從早期的真空管時(shí)代到后期的晶體管時(shí)代,不管是理論、電路結(jié)構(gòu)、性能、體積還是制作成本上都取得了飛躍性的進(jìn)展。近年來(lái),由于對(duì)電子設(shè)備的高要求和基礎(chǔ)部件的不可替代性,人們?cè)絹?lái)越重視壓控振蕩器的研究。目前,壓控振蕩器主要采取的兩種實(shí)現(xiàn)形式是環(huán)形壓控振蕩器和電感電容壓控振蕩器,近IL十年的研究者們一直圍繞這兩種實(shí)現(xiàn)形式進(jìn)行了大量的探索和研究。RING-VCO環(huán)形壓控振蕩器可以采用純數(shù)字CMOS工藝來(lái)實(shí)現(xiàn),不需要電感元件,因此可以節(jié)省

3、大量的芯片面積,從而實(shí)現(xiàn)低成本的壓控振蕩器;而且這種振蕩器可以實(shí)現(xiàn)很寬的調(diào)諧范圍,振幅比較大,因此在時(shí)鐘類型的應(yīng)用以及低頻或者中頻通信系統(tǒng)中得到廣泛應(yīng)用。但是環(huán)形壓控振蕩器具有較強(qiáng)的開關(guān)非線性效應(yīng),其噪聲性能普遍較差,同時(shí)功耗偏高,這些缺點(diǎn)限制了它在通信系統(tǒng)中的應(yīng)用;LC-VCO一電感電容振蕩器,適合高頻通信系統(tǒng)中應(yīng)用。雖然LC振蕩器擁有優(yōu)良的相位噪聲特性和較高的頻率穩(wěn)定度,溫度和電源電壓對(duì)它的影響較小,但其需要的無(wú)源器件必須擁有較高品質(zhì)因素,而因其使用電感元器件也大大增加了電路面積,并且不能實(shí)現(xiàn)較寬的調(diào)節(jié)頻率范圍。二、論文(設(shè)計(jì))的主要內(nèi)容采用0.18um CMOS工藝,利用集成電路EDA設(shè)

4、計(jì)工具cadence進(jìn)行電路設(shè)計(jì)、仿真、版圖設(shè)計(jì)1、 環(huán)形壓控振蕩器基本結(jié)構(gòu)及工作原理;2、 環(huán)形壓控振蕩器電路結(jié)構(gòu)選定;3、 按照電路結(jié)構(gòu)進(jìn)行理論計(jì)算、仿真分析、得出實(shí)際參數(shù)指標(biāo);4、按最終得出參數(shù)繪制版圖并進(jìn)行驗(yàn)證。三、論文(設(shè)計(jì))的工作原理及重點(diǎn)、難點(diǎn)工作原理:1、采用四級(jí)差分形式的延遲單元級(jí)聯(lián)構(gòu)成差分環(huán)形壓控振蕩器,輸出信號(hào)交叉返回到輸入端。提高壓控振蕩器電路對(duì)噪聲的抑制能力,減弱信號(hào)的共模干擾,保證壓控振蕩器輸出信號(hào)不受芯片內(nèi)部其他電路的影響,同時(shí)降低功耗。 2、采用直流負(fù)反饋的思想設(shè)計(jì)成復(fù)制偏置電路,實(shí)現(xiàn)延遲單元中負(fù)載阻抗與漏電流的同時(shí)調(diào)節(jié),從而保證環(huán)形壓控振蕩器的輸出具有相對(duì)恒定

5、的振蕩幅度、頻譜純度較高的正弦波形,降低由振蕩幅度波動(dòng)引起的相位噪聲,減弱由溫度、濕度、工藝變化等因素引入的偏差。 3、采用內(nèi)部帶有正反饋功能的遲滯比較器作為環(huán)形壓控振蕩器的輸出級(jí)降低因噪聲干擾引起的比較器的誤判決,保證輸出波形擁有對(duì)稱的上升沿與下降沿,提高相位噪聲的抑制能力,同時(shí)增大環(huán)形壓控振蕩器帶負(fù)載能力。電路結(jié)構(gòu):延遲單元偏置電路:輸出緩沖器:重點(diǎn):電路模塊的詳細(xì)設(shè)計(jì)與仿真驗(yàn)證。以振蕩器的相關(guān)性能為出發(fā)點(diǎn),對(duì)延遲單元電路結(jié)構(gòu)進(jìn)行論證分析,同時(shí)針對(duì)課題的指標(biāo)要求完成延遲單元電路的設(shè)一計(jì),并給出頻率調(diào)節(jié)范圍、相位噪聲性能在理論上的預(yù)測(cè)結(jié)果。然后對(duì)延遲單元之外的電路進(jìn)行模塊化的設(shè)計(jì),包括復(fù)制偏

6、置電路、輸出緩沖器電路等。難點(diǎn):段首空格換型振蕩電路的調(diào)節(jié)范圍、調(diào)節(jié)線性度、輸出振幅、功耗、電源與共模抑制、輸出信號(hào)的純度。四、論文(設(shè)計(jì))的進(jìn)度安排對(duì)齊2016.11.30-2016.12.15 查閱文獻(xiàn)資料,撰寫開題報(bào)告,準(zhǔn)備開題;2016.12.16-2016.12.30 確定電路結(jié)構(gòu),了解工作原理;2016.12.31-2017.01.15分析工工作原理進(jìn)行理論;2016.01.15-2017.01.30根據(jù)理論計(jì)算和電路結(jié)構(gòu)進(jìn)行仿真,得到最終數(shù)據(jù);2017.02.1-2017.02.15 繪制電路板圖,計(jì)算版圖面積并進(jìn)行優(yōu)化;2017.02.15-2017.05.15 整理數(shù)據(jù),撰寫

7、論文,準(zhǔn)備答辯。五、參考文獻(xiàn)1劉清波.0.18umCMOS壓控振蕩器研究與設(shè)計(jì)D.湖南大學(xué).2010.04標(biāo)簽后要空一格2 張勇生.CMOS低相位噪聲環(huán)形壓控振蕩器的設(shè)計(jì)D.武漢理工大學(xué).2012.113 陳超. CMOS壓控振蕩器的研究D南京理工大學(xué)。2013.034 呂志強(qiáng)CM參考文獻(xiàn)內(nèi)容是五號(hào)字體OS振蕩器噪聲理論及優(yōu)化技術(shù)研究D哈爾濱工業(yè)大學(xué).2007.035 鄧揚(yáng)揚(yáng).帶溫度補(bǔ)償?shù)母呔菴MOS振蕩器的研究與設(shè)計(jì)D西南交通大學(xué).2015.056 朱少華.打破調(diào)諧范圍記錄的串聯(lián)LC壓控振蕩器J電子報(bào).2016.08.147 周功孩.CMOS寬帶低噪聲壓控振蕩器設(shè)計(jì)D華中科技大學(xué)2016.

8、1.18英文之間間距太大,調(diào)整每行單詞個(gè)數(shù),必要的時(shí)候使用連字符8Ham D, Hajimili A. Concepts and Methods in Optimization of Integrated LC VCOs.IEEEJ. Solid-State Circuit, 2001,36(6): 896-909.9Herzel F, Pierschel M, Weger P, et al. Phase Noise in a Differential CMOSVoltageControlled Oscillator for RF Application. IEEEJ Transaction on Circuits and SystemsII: Analog and Digital Signal Processing, 2016, 47(1): 11一15.10Aktas A, Ismail M. CMOS PLL Calibration Techniques. IEEEJ Circuits and Devices Magazine, 2014, 20(5): 6-11六、指導(dǎo)教師意見 指導(dǎo)教師簽字: 年 月 日七、答辯小組意見 組長(zhǎng)簽字: 年 月 日畢業(yè)論文(設(shè)計(jì))中期檢查學(xué)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論