數(shù)據(jù)選擇器的電路原理與功能ppt課件

1、數(shù)數(shù)據(jù)據(jù)選擇選擇器的器的電電路原理路原理與與功能功能用用數(shù)數(shù)據(jù)據(jù)選擇選擇器器實現(xiàn)實現(xiàn)函函數(shù)數(shù)數(shù)數(shù)據(jù)分配器的據(jù)分配器的電電路原理路原理與與功能功能3.1 3.1 數(shù)數(shù)據(jù)據(jù)選擇選擇器器 實現(xiàn)實現(xiàn)方式方式定義定義必要性必要性多路數(shù)據(jù)傳輸過程中，需求將其中一路信號挑選出來進展傳輸根據(jù)地址碼的求，從多路輸入信號中選擇其中一路輸出的電路在數(shù)據(jù)選擇器中，通常用地址輸入信號來完成挑選數(shù)據(jù)義務數(shù)據(jù)選擇器其的功能相當于一個受控波段開關。多路輸入信號：N個。輸出：1個。地址碼：n位。應滿足2nN。同理，一個8選1的數(shù)據(jù)選擇器有3個地址輸入端。一個4選1的數(shù)據(jù)選擇器，應有兩個地址輸入端，它共有224種不同的組合每一種

2、組合可選擇對應的一路輸入數(shù)據(jù)輸出。一、4選1數(shù)據(jù)選擇器1、邏輯電路：S為使能端，又稱選通端，輸入低電平有效。A1、A0為地址信號輸入端，D3、D2、D1、D0為數(shù)據(jù)輸入端，Y為數(shù)據(jù)輸出端 3由真值表可寫出輸出邏輯函數(shù)式2 2、真值真值表：表：4 4選選1 1數(shù)數(shù)據(jù)據(jù)選擇選擇器的器的真值真值表表1D0D 10000010A1A000100000100101010101011011000113D2D0D1DY11使能端使能端02D3DS為互補輸出端，為使能端，又稱選通端，輸入低電平有效。MSI器件TTL 8：選1數(shù)據(jù)選擇器CT74LS1511、邏輯功能表示圖：二、8選1數(shù)據(jù)選擇器D7、D6、D5、

3、D4、D3、D2、D1、D0為數(shù)據(jù)輸入端A2、A1、A0為地址信號輸入端Y和2 2數(shù)據(jù)選擇器數(shù)據(jù)選擇器CT74LS151CT74LS151的真值表的真值表 1000001A2A00000010010101101010AY11使能端使能端0010101D0D1D6D2D5D4D3D7STDAAADAAADAAADAAADAAADAAADAAADAAAY)(701260125012401230122012101200121ST3 3輸輸出出邏輯邏輯函函數(shù)數(shù)：0ST70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY當輸出

4、Y=0，數(shù)據(jù)選擇器不任務當數(shù)據(jù)選擇器任務，這時3.2 3.2 數(shù)數(shù)據(jù)分配器據(jù)分配器多路數(shù)據(jù)分配器的功能正好和數(shù)據(jù)選擇器的相反，它是根據(jù)地址碼的不同，將一路數(shù)據(jù)分配到相應的一個輸出端上輸出。D輸入信號N位地址碼N位輸出A,B,C2NY3Y1NY2Y1Y那么譯碼器便成為一個數(shù)據(jù)分配器。3線一8線譯碼器CT74LS構成的8路數(shù)據(jù)分配器。3線8線MSI譯碼器的邏輯功能？如將譯碼器的使能端作為數(shù)據(jù)輸入端，二進制代碼輸入端作為地址信號輸入端運用時。120niiiDmY一、實現(xiàn)原理：任何一個n位變量的邏輯函數(shù)都可變換為3.3 3.3 用用數(shù)數(shù)據(jù)據(jù)選擇選擇器器實現(xiàn)組實現(xiàn)組合合邏輯電邏輯電路路數(shù)據(jù)選擇器是一個邏

5、輯函數(shù)的最小項輸出器120niiimkF最小項之和的規(guī)范式Ki的取值為0或1二、用二、用數(shù)數(shù)據(jù)據(jù)選擇選擇器可很方便地器可很方便地實現(xiàn)邏輯實現(xiàn)邏輯函函數(shù)數(shù)方法： 表達式對照法 卡諾圖對照法。一、當邏輯函數(shù)的變量個數(shù)和數(shù)據(jù)選擇器 的地址輸入變量個數(shù)一樣時，可直接用數(shù)據(jù)選擇器來實現(xiàn)邏輯函數(shù)。例1: 試用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)YABACBC。1選用數(shù)據(jù)選擇器。邏輯函數(shù)Y中有A、B、C三個變量，可選用8選1數(shù)據(jù)選擇器，現(xiàn)選用CT74LS151。ABCCABCBABCAYBCACABY寫出最小項的表達式為： 寫出4選1數(shù)據(jù)選擇器的輸出表達式Y2寫出邏輯函數(shù)的規(guī)范與一或表達式邏輯函數(shù)Y的規(guī)范與一或表達式為3

6、01201101001DAADAADAADAAYC2D00DY式中包含Y式中的最小項時，數(shù)據(jù)取1， 沒有包含Y式中的最小項時，數(shù)據(jù)取0，4畫連線圖3比較Y和Y兩式中最小項的對應關系由此得13DCD 101, ABAAYY輸出邏輯函數(shù)：本位和Si，向相鄰高位的進位數(shù)為Ci 二、當邏輯函數(shù)的變量個數(shù)多于數(shù)據(jù)選擇器的地址 輸入變量個數(shù)時，應分別出多余的變量，將余下 的變量分別有序地加到數(shù)據(jù)選擇器的地址輸入端上例2 用雙4選1數(shù)據(jù)選擇器CC14539和非門構成一位全加器解：1設定變量，列真值表。輸入變量：被加數(shù)Ai，加數(shù)Bi，來自低位的進位數(shù)Ci-1 00001011iCiB01110101010110111iSiC0001101000011110iA2 2寫寫出出輸輸出出邏輯邏輯函函數(shù)數(shù)表表達達式式iiiiiiiiiiiiiiiiiiiiiBACBACBACBACBACBACBAC11111113D3012011010011DAADAADAADAAY1111iiiiiiiiiiiiiCBACBACBACBAS3012011010012DAADAADAADAAY3寫出數(shù)據(jù)選擇器的輸出邏輯函數(shù)CC14539的輸出邏輯函數(shù)為4將全加器的輸出邏輯函數(shù)式和 數(shù)據(jù)選擇器的輸出邏輯函數(shù)式進展比較。設 Si1Y、AiA1、BiA0時，那么12022230211DDDDCi時