第3章 存儲器系統(tǒng)new

1、李梅3.1 存儲系統(tǒng)概述3.2 存儲設(shè)備組織3.3 存儲器時序3.4 存儲器接口3.1.1 半導(dǎo)體存儲器3.1.2 存儲器的性能指標3.1.3 常用的幾種存儲器作用 存放程序與數(shù)據(jù)嵌入式系統(tǒng)存儲器的特殊要求 集成度高、體積小、功耗低發(fā)展趨勢 片上集成 Why？性能、可靠性、成本片內(nèi)存儲器 VS 片外存儲器 片內(nèi)：速度快、容量小 片外：容量大、速度慢性能指標 只讀性 揮發(fā)性 存儲容量 速度 功耗 可靠性3.1.2 3.1.2 存儲器的性能指標（續(xù)）存儲器的性能指標（續(xù)）n只讀存儲器Mask ROM固定掩模型ROMOTP一次可改寫ROMPROM可多次改寫的ROM主要用于存放固化信息受到Flash、

2、EEPROM技術(shù)的挑戰(zhàn)3.1.2 3.1.2 存儲器的性能指標（續(xù)）存儲器的性能指標（續(xù)）n速度存取時間/訪問時間從啟動一次存儲器操作到完成該操作所用時間存儲周期/訪問周期連續(xù)兩次啟動同一存儲器進行存取操作所需的最小時間間隔訪問時間主要受限于工藝 雙極型工藝（快、功耗大、貴） CMOS工藝（慢、功耗低）SRAM（靜態(tài)隨機存儲器） 存儲密度小 6管結(jié)構(gòu)，占用較大芯片面積 價格較高 功耗較高 容量較小 存取速度快 接口時序簡單DRAM（動態(tài)隨機存儲器） 存儲密度大 單管結(jié)構(gòu) 單位存儲成本較低 功耗較低 容量較大 接口時序復(fù)雜 需要刷新電路EEPROM 非揮發(fā) 存儲密度小 單位存儲成本較高 容量小

3、寫入有限制，頁寫要等待 接口時序簡單，一般采用串行接口 小量參數(shù)存儲Flash（閃存存儲器） 非揮發(fā) 存儲密度大 單位存儲成本較低 容量大 接口時序復(fù)雜擦除和寫入 NOR Flash & NAND Flash并行接口存儲器 引腳數(shù)目多三大總線 地址、控制總線 數(shù)據(jù)總線（8/16/32位） 存儲容量大 適用于大容量存儲場合 存取速度快 引腳多，接口復(fù)雜串行接口存儲器 引腳數(shù)目極少 存儲容量較小 適用于較小存儲容量場合 存取速度較慢 使用串行接口通信，接口標準化2004年亞洲存儲器選用情況年亞洲存儲器選用情況3.2 3.2 存儲設(shè)備組織存儲設(shè)備組織n3.2.1 3.2.1 存儲器的結(jié)構(gòu)存儲

4、器的結(jié)構(gòu)n3.2.2 3.2.2 嵌入式系統(tǒng)存儲器子系統(tǒng)嵌入式系統(tǒng)存儲器子系統(tǒng)n3.2.3 S3C44B0 x3.2.3 S3C44B0 x的存儲分配的存儲分配3.2.1 3.2.1 存儲器的結(jié)構(gòu)存儲器的結(jié)構(gòu)n存儲矩陣存儲矩陣MM（Memory Matrix）由由bit排列而成排列而成n尋址系統(tǒng)（尋址系統(tǒng)（Addressing System）存儲地址寄存器、地址譯碼器、地址驅(qū)動器存儲地址寄存器、地址譯碼器、地址驅(qū)動器n讀寫系統(tǒng)（讀寫系統(tǒng)（Read/Write System）存儲緩沖寄存器、讀寫線路存儲緩沖寄存器、讀寫線路n時序控制線路（時序控制線路（Sequential Control Cir

5、cuit）控制器、門電路、延遲線控制器、門電路、延遲線3.2.1 3.2.1 存儲器的結(jié)構(gòu)（續(xù)）存儲器的結(jié)構(gòu)（續(xù)）3.2.1 3.2.1 存儲器的結(jié)構(gòu)（續(xù)）存儲器的結(jié)構(gòu)（續(xù)）n容量和字寬容量和字寬64K X 32總?cè)萘繘Q定于總?cè)萘繘Q定于容量和字寬容量和字寬選擇正確字寬的存儲器與嵌入式系統(tǒng)相連接選擇正確字寬的存儲器與嵌入式系統(tǒng)相連接n存儲器的擴容存儲器的擴容擴展擴展地址地址 對地址高位進行譯碼，形成對地址高位進行譯碼，形成片選片選 由于負載增加總線速度變慢由于負載增加總線速度變慢加入總線緩沖器加入總線緩沖器擴展擴展字寬字寬 同型芯片拼接，形成較大的字寬同型芯片拼接，形成較大的字寬 同樣有速度問題

6、同樣有速度問題3.2.1 3.2.1 存儲器的結(jié)構(gòu)（續(xù)）存儲器的結(jié)構(gòu)（續(xù)）地址譯碼擴展地址譯碼擴展3.2.1 3.2.1 存儲器的結(jié)構(gòu)（續(xù)）存儲器的結(jié)構(gòu)（續(xù)）3.2.2 3.2.2 嵌入式系統(tǒng)存儲器子系統(tǒng)嵌入式系統(tǒng)存儲器子系統(tǒng)n與通用計算機并無本質(zhì)區(qū)別，但有自身特點與通用計算機并無本質(zhì)區(qū)別，但有自身特點存儲密度存儲密度要求要求功耗功耗要求要求片內(nèi)集成存儲器片內(nèi)集成存儲器徹底拋棄片外存儲器徹底拋棄片外存儲器一般焊接在板子上，較少采用內(nèi)存條一般焊接在板子上，較少采用內(nèi)存條4.2.2 4.2.2 嵌入式系統(tǒng)存儲器子系統(tǒng)（續(xù)）嵌入式系統(tǒng)存儲器子系統(tǒng)（續(xù)）n存儲空間分配存儲空間分配嵌入式系統(tǒng)一般具有多種

7、類型存儲器嵌入式系統(tǒng)一般具有多種類型存儲器支持多種存儲器擴展支持多種存儲器擴展接口靈活、可配置接口靈活、可配置3.2.3 S3C44B0 x3.2.3 S3C44B0 x的存儲分配的存儲分配n一共有一共有8個個BankBank0Bank5可接可接ROM（Flash）、）、SRAM存儲器存儲器Bank6Bank7可接可接FPM/EDO/SDRAM存儲器存儲器n支持兩種端格式的存儲器支持兩種端格式的存儲器Big/Little ENDIANn如何支持多種存儲器字寬的如何支持多種存儲器字寬的引導(dǎo)引導(dǎo)ROM？OM引腳，外部連接決定引導(dǎo)引腳，外部連接決定引導(dǎo)ROM的字寬的字寬OM1：0：00：8位；位；0

8、1：16位；位；10：32位；位；11:TESTn如何支持多種存儲器字寬的如何支持多種存儲器字寬的其他存儲器其他存儲器？在引導(dǎo)在引導(dǎo)ROM里對其他存儲器進行配置里對其他存儲器進行配置S3C44B0微控制器微控制器片內(nèi)集成片內(nèi)集成存儲控制器存儲控制器S3C44B0存儲空間存儲空間分配分配3.3 3.3 存儲器時序存儲器時序n4.3.1 4.3.1 數(shù)字信號的三種狀態(tài)數(shù)字信號的三種狀態(tài)n4.3.2 4.3.2 時序轉(zhuǎn)換時序轉(zhuǎn)換n4.3.3 4.3.3 建立建立/ /保持時間保持時間n4.3.4 4.3.4 存儲器時序存儲器時序3.3.1 3.3.1 數(shù)字信號的三種狀態(tài)數(shù)字信號的三種狀態(tài)n高電平（邏

9、輯高電平（邏輯11理論理論5/3.3V5/3.3V）n低電平（邏輯低電平（邏輯00理論理論0V0V）n高阻態(tài)（三態(tài)高阻態(tài)（三態(tài)斷開斷開）3.3.2 3.3.2 時序轉(zhuǎn)換時序轉(zhuǎn)換時時序序轉(zhuǎn)轉(zhuǎn)換換狀狀態(tài)態(tài)轉(zhuǎn)轉(zhuǎn)換換3.3.2 3.3.2 時序轉(zhuǎn)換（續(xù)）時序轉(zhuǎn)換（續(xù)）時時序序轉(zhuǎn)轉(zhuǎn)換換狀狀態(tài)態(tài)轉(zhuǎn)轉(zhuǎn)換換3.3.2 3.3.2 時序轉(zhuǎn)換（續(xù)）時序轉(zhuǎn)換（續(xù)）時時序序轉(zhuǎn)轉(zhuǎn)換換狀狀態(tài)態(tài)轉(zhuǎn)轉(zhuǎn)換換3.3.3 3.3.3 建立建立/ /保持時間保持時間時時鐘鐘信信號號4.3.3 4.3.3 建立建立/ /保持時間（續(xù)）保持時間（續(xù)）鎖鎖存存器器與與觸觸發(fā)發(fā)器器觸發(fā)器沒有別的控制信號，觸發(fā)器沒有別的控制信號，在每一個時鐘

10、的在每一個時鐘的正邊沿對正邊沿對q信號進行采集并延遲后輸出為信號進行采集并延遲后輸出為q。3.3.3 3.3.3 建立建立/ /保持時間（續(xù)）保持時間（續(xù)）n建立時間建立時間在時鐘信號在時鐘信號邊沿邊沿到來之前，數(shù)據(jù)信號必須到來之前，數(shù)據(jù)信號必須提前提前一段時一段時間間保持穩(wěn)定有效保持穩(wěn)定有效n保持時間保持時間在時鐘信號在時鐘信號邊沿邊沿到來之后，數(shù)據(jù)信號必須在到來之后，數(shù)據(jù)信號必須在隨后隨后的一的一段時間內(nèi)段時間內(nèi)保持穩(wěn)定有效保持穩(wěn)定有效n所有數(shù)據(jù)信號在時鐘信號所有數(shù)據(jù)信號在時鐘信號邊沿邊沿（觸發(fā)器采集觸發(fā)器采集）前）前后一段時間內(nèi)必須滿足建立后一段時間內(nèi)必須滿足建立/保持時間的要求保持時間

11、的要求性能和魯棒性的折中性能和魯棒性的折中3.3.3 3.3.3 建立建立/ /保持時間（續(xù)）保持時間（續(xù)）3.3.4 3.3.4 存儲器時序（存儲器時序（timingtiming）n時序圖時序圖設(shè)備之間設(shè)備之間輸入輸出信號的表示方法輸入輸出信號的表示方法體現(xiàn)了設(shè)備之間體現(xiàn)了設(shè)備之間輸入輸出信號的關(guān)系輸入輸出信號的關(guān)系n實質(zhì)實質(zhì)表明什么時候一個信號需要表明什么時候一個信號需要確認確認，什么時候從設(shè)備得，什么時候從設(shè)備得到一個期望的到一個期望的響應(yīng)響應(yīng)n要求要求時序信號必須時序信號必須兼容兼容，否則需要添加額外的電路，否則需要添加額外的電路3.3.4 3.3.4 存儲器時序（續(xù)）存儲器時序（續(xù)）

12、某某存存儲儲器器時時序序圖圖示示例例3.3.4 3.3.4 存儲器時序（續(xù)）存儲器時序（續(xù)）訪訪存存時時序序配配合合存控存控發(fā)出的信號要滿足發(fā)出的信號要滿足存儲器存儲器的時序要求的時序要求存儲器存儲器返回的信號要滿足返回的信號要滿足存控存控的時序要求的時序要求0040,651suhnstntns tnss1、滿足、滿足存儲器存儲器的時序要求，則時鐘周期的時序要求，則時鐘周期T00110607070565TtttnsTns例：單周期訪問，計算時鐘頻率，主設(shè)備要求建立時間大于40ns，保持時間大于6ns。0210304080suTtttns2、滿足、滿足處理器處理器（存控）的建立時間，則時鐘周期（

13、存控）的建立時間，則時鐘周期Tmax65,8080Tns3、所以最小時鐘周期、所以最小時鐘周期T為為0355106htttnsns4、滿足、滿足處理器處理器（存控）的保持時間（存控）的保持時間操作時序存儲系統(tǒng)設(shè)計的一個重點 處理器發(fā)出的讀寫信號時序必須和外接的存儲器嚴格配合（匹配操作時序） 地址、數(shù)據(jù)以及各個控制信號必須要滿足存儲芯片手冊規(guī)定的時序要求（信號寬度或者建立/保持時間）10410AADOEACEtnstnstns24040OHAHZOEHZCEtnsnstnsnstns10RCtns01216RADsuRDShRDHttnsttnsttns110,4,12000,10OHAHZAA

14、DOEOEHZCEARCCEtnstnsttnsttnstntnnsss存儲器時序參數(shù)存儲器時序參數(shù)存控時序參數(shù)存控時序參數(shù)s3o2cmax10min0,0,AADOEAacsachochOHAHZOECEHZCETTTTclktttttttnstns0212 10 1232accsuaccTtttTclk 03120126ahhRDHtttnsttns2 2 滿足滿足存控存控的建立時間（時鐘周期的建立時間（時鐘周期=20ns=20ns）3 3 滿足滿足存控存控的保持時間（時鐘周期的保持時間（時鐘周期=20ns=20ns）1 1 滿足滿足存儲器存儲器的時序要求（時鐘周期的時序要求（時鐘周期=2

15、0ns=20ns）0112 10222accaccTttTclkmax2,22accTclkclkclk4 4 所以最小所以最小T Taccacc為為3.4.1 SRAM3.4.1 SRAM接口接口n1 1、概述、概述n2 2、SRAMSRAM的操作時序的操作時序1 1、概述、概述n特點特點速度速度快快、存儲密度較、存儲密度較小小、成本成本高高、易失易失性存儲器性存儲器SRAMSRAM的接口和使用的接口和使用簡單簡單n總線總線數(shù)據(jù)總線數(shù)據(jù)總線8/16/328/16/32位位地址總線地址總線1k1M1k1M級級控制總線控制總線大多是低電大多是低電平有效平有效Adr_iData_ioOE#WE#C

16、S#SRAM2 2、SRAMSRAM的操作時序的操作時序n讀操作讀操作首先將首先將地址送到地址線地址送到地址線上，保持不變上，保持不變?nèi)缓笾萌缓笾闷x片選CS#CS#和讀使能和讀使能OE#OE#有效有效，此時開始讀操作，此時開始讀操作經(jīng)過一定的延遲，指定地址的經(jīng)過一定的延遲，指定地址的數(shù)據(jù)將出現(xiàn)數(shù)據(jù)將出現(xiàn)在存儲芯片在存儲芯片的數(shù)據(jù)總線上，主機（的數(shù)據(jù)總線上，主機（存控存控）可以讀取該數(shù)據(jù)）可以讀取該數(shù)據(jù)在整個讀周期里，寫使能在整個讀周期里，寫使能WE#WE#保持為保持為1 1（無效）（無效）對于讀操作，需要注意的是對于讀操作，需要注意的是地址和控制信號必須滿足地址和控制信號必須滿足存儲器存儲器

17、的時序要求（信號寬度或者建立的時序要求（信號寬度或者建立/ /保持時間）保持時間），讀出的數(shù)據(jù)要滿足讀出的數(shù)據(jù)要滿足存控存控的建立的建立/ /保持時間保持時間，否則會導(dǎo)致，否則會導(dǎo)致數(shù)據(jù)讀錯誤數(shù)據(jù)讀錯誤2 2、SRAMSRAM的操作時序（續(xù)）的操作時序（續(xù)）SRAM讀操作時序圖讀操作時序圖2 2、SRAMSRAM的操作時序（續(xù)）的操作時序（續(xù)）n寫操作寫操作首先將首先將地址和數(shù)據(jù)送到總線地址和數(shù)據(jù)送到總線上，保持不變上，保持不變?nèi)缓笾萌缓笾闷x片選CS#CS#和寫使能和寫使能WE#WE#有效有效，此時開始寫操作，此時開始寫操作經(jīng)過一定的延遲，經(jīng)過一定的延遲，數(shù)據(jù)可靠寫入數(shù)據(jù)可靠寫入指定地址存儲

18、單元指定地址存儲單元在整個寫周期里，讀使能在整個寫周期里，讀使能OE#OE#保持為保持為1 1（無效）（無效）對于寫操作，需要注意的是對于寫操作，需要注意的是地址、數(shù)據(jù)和控制信號都地址、數(shù)據(jù)和控制信號都必須必須滿足滿足存儲器存儲器的時序要求（信號寬度或者建立的時序要求（信號寬度或者建立/ /保持保持時間），時間），否則會導(dǎo)致數(shù)據(jù)寫錯誤否則會導(dǎo)致數(shù)據(jù)寫錯誤2 2、SRAMSRAM的操作時序（續(xù)）的操作時序（續(xù)）3.4.2 DRAM3.4.2 DRAM接口接口n1 1、概述、概述n2 2、DRAMDRAM的操作的操作n3 3、SDRAMSDRAM存儲芯片存儲芯片1 1、概述、概述nDRAMDRAM

19、接口比較復(fù)雜接口比較復(fù)雜優(yōu)點：單位空間存儲容量優(yōu)點：單位空間存儲容量大大和單位存儲成本較和單位存儲成本較低低缺點：地址缺點：地址復(fù)用復(fù)用（行列地址）、動態(tài)（行列地址）、動態(tài)刷新刷新n接口信號接口信號數(shù)據(jù)總線：與數(shù)據(jù)總線：與存儲器的字長存儲器的字長相等，常見相等，常見1616位和位和3232位位地址總線：與地址總線：與存儲器的字深度存儲器的字深度有關(guān)，有關(guān)，分行列地址分行列地址控制信號：讀寫信號、行列選通、片選、時鐘控制信號：讀寫信號、行列選通、片選、時鐘1 1、概述（續(xù)）、概述（續(xù)）2 2、DRAMDRAM的操作的操作nDRAMDRAM尋址需要尋址需要兩個過程兩個過程CPUCPU首先將首先將行地址行地址（高位地址部分）置于地址線，然（高位地址部分）置于地址線，然后將后將RAS#RAS#引腳置引腳置0 0，在，在RAS#RAS#信號的下降沿，存儲器將信號的下降沿，存儲器將行地址值鎖存行地址值鎖存CPUCPU再將再將列地址列地址（低位地址部分）置于地址線，然后（低位地址部分）置于地址線，然后將將CAS#CAS#引腳置引腳置0 0，在，在CAS#CAS#信號的下降