峰值檢測(cè)系統(tǒng)的設(shè)計(jì)

1、南通大學(xué)電工電子實(shí)驗(yàn)中心電子系統(tǒng)綜合設(shè)計(jì)實(shí)驗(yàn)報(bào)告課題名稱(chēng)：峰值檢測(cè)系統(tǒng)的設(shè)計(jì)姓 名：沈 益學(xué) 號(hào)：0812002017指導(dǎo)教師：陳 娟實(shí)驗(yàn)時(shí)間：2011年1月3日至14日峰值檢測(cè)系統(tǒng)主要由傳感器、放大器、采樣/保持、采樣/保持控制電路、A/D轉(zhuǎn)換電路、數(shù)碼顯示、數(shù)字鎖存控制電路組成。其關(guān)鍵任務(wù)是檢測(cè)峰值并使之保持穩(wěn)定，且用數(shù)字顯示峰值。一、設(shè)計(jì)目的1、掌握峰值檢測(cè)系統(tǒng)的原理；2、掌握峰值檢測(cè)系統(tǒng)的設(shè)計(jì)方法；3、掌握峰值檢測(cè)系統(tǒng)的性能指標(biāo)和調(diào)試方法。二、設(shè)計(jì)任務(wù)及要求1、任務(wù)：設(shè)計(jì)一個(gè)峰值檢測(cè)系統(tǒng)；2、要求：（1）傳感器輸出05mV，對(duì)應(yīng)承受力02000kg； （2）測(cè)量值要用數(shù)字顯示，顯示范圍

2、是01999； （3）測(cè)量的峰值的電壓要穩(wěn)定。三、設(shè)計(jì)原理1、設(shè)計(jì)總體方案據(jù)分析，可確定需設(shè)計(jì)系統(tǒng)的電路原理框圖如圖1所示：圖1 峰值檢測(cè)系統(tǒng)原理框圖2、各部分功能傳感器：將被測(cè)信號(hào)量轉(zhuǎn)換成電量；放大器：將傳感器輸出的小信號(hào)放大，放大器的輸出結(jié)果滿(mǎn)足模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換范圍；采樣/保持：對(duì)放大后的被測(cè)模擬量進(jìn)行采樣，并保持峰值；采樣/保持控制電路：該電路通過(guò)控制信號(hào)實(shí)現(xiàn)對(duì)峰值采樣，小于峰值時(shí)，保持原峰值，大于原峰值時(shí)保持新的峰值；A/D轉(zhuǎn)換：將模擬量轉(zhuǎn)換成數(shù)字量；譯碼顯示：完成峰值數(shù)字量的譯碼顯示；數(shù)字鎖存控制電路：對(duì)模數(shù)轉(zhuǎn)換的峰值數(shù)字量進(jìn)行鎖存，小于峰值的數(shù)字量不鎖存。三、電路設(shè)計(jì)1、傳感器：本

3、文不予考慮；2、放大器：由于輸出信號(hào)為05mV，1mV對(duì)應(yīng)400kg，因此選用電壓增益為400的差動(dòng)放大電路（該電路精度高），如圖2所示。圖2 差動(dòng)放大電路根據(jù)公式 ，分配第一級(jí)放大器放大倍數(shù)為，分配第二級(jí)放大器放大倍數(shù)為，則選取電阻值分別為，四只電阻均選1/8W金屬膜電阻，三個(gè)放大器可選具有高輸入共模電壓和輸入差模電壓范圍，具有失調(diào)電壓調(diào)整能力以及短路保護(hù)等特點(diǎn)的741型運(yùn)算放大器。3、采樣/保持：選用LF398采樣保持集成電路芯片，電路如圖3所示。圖3 采樣/保持電路LF398的8腳是采樣/保持控制腳，當(dāng)該腳輸入高電平時(shí)，LF398進(jìn)行采樣，輸入低電平時(shí)保持。采樣時(shí)輸入信號(hào)使采樣保持電容迅

4、速充電到。其中可選用電阻大、漏電小的聚苯乙烯電容，可取。4、采樣/保持控制電路：該電路選用比較電路，如圖4所示。圖4 采樣/保持控制電路比較電路將LF398的輸入端電壓與輸出端電壓相比較，產(chǎn)生一個(gè)控制信號(hào)，用控制LF398的邏輯控制腳，此外還用來(lái)控制數(shù)字鎖存控制電路。當(dāng)時(shí)，比較器輸出為高電平，使LF398采樣；當(dāng)時(shí)，比較器輸出為低電平，使LF398保持。圖中選用741型運(yùn)算放大器，二極管選用普通硅二極管2CK11。CH5、數(shù)字顯示表頭電路：該電路由A/D轉(zhuǎn)換和譯碼顯示電路組成，如圖5所示。圖5 數(shù)字顯示表頭電路該電路可采用位數(shù)字電壓表，元件選擇如下：位A/D轉(zhuǎn)換器MC14433，七路達(dá)林頓驅(qū)動(dòng)

5、器MC1413，BCD到七段鎖存-譯碼-驅(qū)動(dòng)器CD4511、基準(zhǔn)電源MC1403和四個(gè)共陰極數(shù)碼管。6、數(shù)字鎖存控制電路：數(shù)字鎖存控制電路時(shí)保證A/D轉(zhuǎn)換的峰值數(shù)字被鎖存在位A/D的輸出鎖存器里，且當(dāng)被測(cè)信號(hào)不在量程內(nèi)時(shí)，超量程或欠量程信號(hào)將控制小于峰值的數(shù)字量不能鎖存。為完成峰值鎖存必須掌握MC14433兩個(gè)管腳的功能，其中一個(gè)管腳是數(shù)字顯示更新輸入控制端DU，另一個(gè)管腳是轉(zhuǎn)換周期結(jié)束標(biāo)志輸出端EOC。DU功能為：當(dāng)DU為高電平時(shí)，A/D轉(zhuǎn)換結(jié)果被送入輸出鎖存器內(nèi)；當(dāng)DU為低電平時(shí)，A/D轉(zhuǎn)換器仍輸出鎖存器中原來(lái)的結(jié)果。EOC的功能是：每一個(gè)A/D轉(zhuǎn)換周期結(jié)束時(shí)，EOC端輸出一個(gè)正脈沖。通常

6、電路利用EOC端的輸出控制DU，則每次A/D轉(zhuǎn)換結(jié)果都被輸出，而峰值檢測(cè)電路只允許峰值結(jié)果輸出，小于峰值不輸出。所以電路必須設(shè)置在峰值時(shí)，EOC的輸出才能控制DU?？紤]位A/D轉(zhuǎn)換器轉(zhuǎn)換周期為1/3s，當(dāng)峰值信號(hào)來(lái)到時(shí)，應(yīng)允許EOC的輸出在1/3s內(nèi)控制DU端。由于采樣/保持電路能在A/D轉(zhuǎn)換周期內(nèi)保持峰值的模擬量，所以在A/D轉(zhuǎn)換周期間峰值數(shù)據(jù)不會(huì)受影響。經(jīng)過(guò)前面的分析，確定數(shù)字鎖存控制電路如圖6所示。圖6 數(shù)字鎖存控制電路該電路由單穩(wěn)態(tài)延時(shí)電路、或門(mén)GA和與門(mén)GB，圖中輸入信號(hào)來(lái)自比較器的輸出，表示峰值采樣，表示峰值保持，電路工作情況如下：（1）當(dāng)時(shí)，或門(mén)GA輸出1，允許通過(guò)與門(mén)GB，若是

7、高電平，則也是高電平?？梢钥刂艱U端，峰值數(shù)據(jù)被鎖存在A/D轉(zhuǎn)換器的輸出鎖存器中。（2）當(dāng)由高電平變成低電平時(shí)，單穩(wěn)態(tài)觸發(fā)器的3端是下降沿觸發(fā)的脈沖展寬延時(shí)電路的輸入端，在輸入脈沖作用下，在1/3s內(nèi)仍然保持高電平。在1/3s內(nèi)使或門(mén)GA輸出1，此間EOC的輸出電平能通過(guò)與門(mén)GB，是高電平時(shí)，也是高電平，又可以控制DU端，使輸出鎖存器鎖存峰值數(shù)據(jù)。（3）當(dāng)，時(shí)，或門(mén)GA輸出為0，封鎖與門(mén)GB，不能通過(guò)與門(mén)GB，與門(mén)GB的輸出為低電平，封鎖A/D轉(zhuǎn)換器的輸出鎖存器，輸出鎖存器仍輸出原來(lái)的峰值數(shù)據(jù)。單穩(wěn)態(tài)觸發(fā)器3腳輸入信號(hào)由高電平變?yōu)榈碗娖綍r(shí)，使輸出脈沖延時(shí)1/3s的高電平，數(shù)字鎖存控制電路就能控

8、制A/D轉(zhuǎn)換器的輸出鎖存器鎖存峰值數(shù)據(jù)。輸出脈沖的延時(shí)時(shí)間由外接部件和的數(shù)值大小決定。據(jù)公式，取，將，代入上式，得，最終去標(biāo)稱(chēng)值。（或門(mén)選74LS32，與門(mén)選74LS08）。附錄：1、系統(tǒng)電路原理圖 2、各芯片引腳排列圖以及功能表 3、電路硬件搭試照片 4、總結(jié)附錄1：系統(tǒng)電路原理圖附錄2：各芯片引腳排列圖以及功能表1、 A741引腳圖1、5號(hào)腳：偏置（調(diào)零端）2號(hào)腳：正相輸入端3號(hào)腳：反向輸入端4號(hào)腳：負(fù)電源6號(hào)腳：輸出7號(hào)腳：正電源8號(hào)腳：空腳2、74LS08引腳圖功能表3、74LS32引腳圖功能表4、74LS121引腳圖引腳符號(hào)說(shuō)明：Cext：外接電容端Q：正脈沖輸出端：負(fù)脈沖輸出端 R

9、ext/Cext：外接電阻/電容端 Rint：內(nèi)電阻端B：正觸發(fā)輸入端A1、A2：負(fù)觸發(fā)輸入端功能表5、CD4511 引腳圖功能表 輸        入 輸        出 LEBILIDCBAabcdefg顯示 XX0XXXX11111118X01XXXX0000000消隱 011000011111100011000101100001011001011011012011001111110013011010001100114011010110110115

10、01101100011111601101111110000701110001111111801110011110011901110100000000消隱 01110110000000消隱 01111000000000消隱 01111010000000消隱 01111100000000消隱 0111111000000消隱 111XXXX鎖       存 鎖存 6、LF398引腳圖引腳符號(hào)說(shuō)明：V+:正電源電壓輸入引腳調(diào)零：偏置調(diào)零引腳IN：輸入引腳V-：負(fù)電源電壓輸入引腳OUT：輸出引腳CH：保持電容引腳REF：參考電壓輸入引腳CON

11、：控制邏輯IN（+）7、MC14433引腳圖和內(nèi)部結(jié)構(gòu)圖引腳符號(hào)說(shuō)明：VAG：被測(cè)電壓V1和基準(zhǔn)電壓VREF的地電位VREF：外接基準(zhǔn)電壓輸入端V1：被測(cè)電壓輸入端R1、R1/C1、C1：外接積分阻容元件端C01、C02：外接失調(diào)補(bǔ)償電容端DU：實(shí)時(shí)顯示控制端，DU端輸入一正脈沖，輸出端就輸出A/D轉(zhuǎn)換結(jié)果。若和本電路的EOC端連接，則每次A/D轉(zhuǎn)換結(jié)果均輸出。CP1、CP0：時(shí)鐘振蕩器外接電阻端，外接電阻RC為300k時(shí)，振蕩頻率為66kHZ。其中CP0為時(shí)鐘信號(hào)輸出端，CP1為時(shí)鐘信號(hào)輸入端，使用外部時(shí)鐘信號(hào)時(shí)由此輸入。VEE：電路的電源最負(fù)端，VAG-VEE2.8VVSS：除CP0外所有

12、輸出端的低電平基準(zhǔn)，VDD-VSS5VEOC：轉(zhuǎn)換周期結(jié)果標(biāo)志輸出，每一A/D轉(zhuǎn)換周期結(jié)束，EOC輸出一個(gè)正脈沖，寬度為時(shí)鐘周期的1/2：過(guò)量程標(biāo)志輸出。當(dāng)|V1|>VREF時(shí)，輸出為低電平功能表8、 MC1413引腳圖MC1413是是高耐壓、大電流達(dá)林頓陳列反相驅(qū)動(dòng)器，由七個(gè)硅NPN 達(dá)林頓管組成。MC1413的每一對(duì)達(dá)林頓都串聯(lián)一個(gè)2.7K 的基極電阻,在5V 的工作電壓下它能與TTL 和CMOS 電路直接相連，可以直接處理原先需要標(biāo)準(zhǔn)邏輯緩沖器來(lái)處理的數(shù)據(jù)。MC1413工作電壓高，工作電流大，灌電流可達(dá)500mA，并且能夠在關(guān)態(tài)時(shí)承受50V 的電壓，輸出還可以在高負(fù)載電流并行運(yùn)行。

13、9、 MC1403引腳圖MC1403是低壓基準(zhǔn)芯片。一般用作812bit的D/A芯片的基準(zhǔn)電壓等一些需要基本精準(zhǔn)的基準(zhǔn)電壓的場(chǎng)合。 輸出電壓: 2.5 V /- 25 mV 輸入電壓范圍: 4.5 V to 40 V 輸出電流: 10 mA因?yàn)檩敵鍪枪潭ǖ?，所以電路很?jiǎn)單。就是Vin接電源輸入，GND接底，Vout加一個(gè)0.1uf-1uf的電容就可以了。 Vout一般用作812bit的D/A芯片的基準(zhǔn)電壓。MC1403是美國(guó)摩托羅拉公司生產(chǎn)的高準(zhǔn)確度、低溫漂、采用激光修正的帶隙基準(zhǔn)電壓源，國(guó)產(chǎn)型號(hào)為5G1403和CH1403。它采用DIP8封裝，引腳排列如圖7-1-2所示。UI4.5V15V，

14、UO2.500V（典型值），T可達(dá)10×106/。為了配8P插座，還專(zhuān)門(mén)設(shè)置了5個(gè)空腳。其輸出電壓UOUg0(R3R4)/R41.205×2.082.5V。MC1403的輸入-輸出特性 輸入電壓UiV 輸出電壓UoV 10 2.5028 9 2.5028 8 2.5028 7 2.5028 6 2.5028 5 2.5028 4.5 2.5027當(dāng)Ui從10V降至4.5V時(shí)，Uo只變化0.0001V，變化率僅為0.0018。10、 數(shù)碼管引腳圖 附錄3：電路硬件搭試照片附錄4：總結(jié)電子系統(tǒng)綜合設(shè)計(jì)不僅是對(duì)理論知識(shí)的鞏固，同時(shí)也是動(dòng)手實(shí)踐能力的培養(yǎng)。設(shè)計(jì)環(huán)節(jié)是將我們所學(xué)理論知

15、識(shí)運(yùn)用到實(shí)際中，所需要的理論知識(shí)不是單一的，而是電路、數(shù)字電子技術(shù)、模擬電子技術(shù)等的綜合，有助于我們學(xué)會(huì)將理論知識(shí)靈活應(yīng)用到實(shí)踐中，進(jìn)一步提高理論水平；硬件實(shí)現(xiàn)環(huán)節(jié)，需要我們有實(shí)踐經(jīng)驗(yàn)，例如元器件的布局以及布線(xiàn)等，同時(shí)也需要我們有很好的動(dòng)手能力和耐心。我認(rèn)為電子系統(tǒng)綜合設(shè)計(jì)的關(guān)鍵之處主要在于以下幾方面：1、 設(shè)計(jì)方案要合理可行。如果設(shè)計(jì)方案存在錯(cuò)誤或者在硬件實(shí)現(xiàn)方面存在問(wèn)題等，這都將影響整個(gè)設(shè)計(jì)的結(jié)果，因此在設(shè)計(jì)時(shí)應(yīng)注意每一個(gè)細(xì)節(jié)，務(wù)必要細(xì)心謹(jǐn)慎。2、 器件布局要合理。器件布局直接影響后續(xù)的布線(xiàn)，布局不合理，會(huì)導(dǎo)致布線(xiàn)復(fù)雜，布線(xiàn)難度加大。3、 布線(xiàn)要細(xì)心美觀。由于所采用的導(dǎo)線(xiàn)比較細(xì)，容易出現(xiàn)斷裂，在布線(xiàn)時(shí)應(yīng)務(wù)必細(xì)心，同時(shí)應(yīng)充分利用面包板，盡可能使布線(xiàn)美觀。4