CMOS實(shí)用學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1CMOS實(shí)用實(shí)用一基本概念二MOS伏安特性三低頻小信號模型2-31MOSFET的結(jié)構(gòu)2MOSFET的符號2-42-52-62-7MOS管結(jié)構(gòu)以N溝道增強(qiáng)型MOS管為例G柵極（基極）S源極（發(fā)射極）D漏極（集電極）B襯底N溝道增強(qiáng)型MOSFET基本上是一種左右對稱的拓?fù)浣Y(jié)構(gòu)，它是在P型半導(dǎo)體上生成一層SiO2 薄膜絕緣層，然后用光刻工藝擴(kuò)散兩個(gè)高摻雜的N型區(qū)，從N型區(qū)引出電極2-82-9MOSFET的三個(gè)基本幾何參數(shù)2-102-11襯底Ldrawn：溝道總長度Leff：溝道有效長度， Leff Ldrawn2 LDLD：橫向擴(kuò)散長度（bulk、body）2-12襯底端電平使PN結(jié)反偏。N

2、MOS共享一個(gè)襯底端，PMOS 有各自的襯底端2-132-142-15SDp substrateBG VGS + - n+n+depletion regionn channel引起溝道區(qū)產(chǎn)生強(qiáng)表面反型的最小柵電壓，稱為閾值電壓VT。2-16金屬接負(fù)電荷后在金屬面堆積負(fù)電荷，氧化物是沒有電荷，絕緣層P型半導(dǎo)體中可以感應(yīng)到正電荷，P型半導(dǎo)體主要的載流子是空穴，所以堆積空穴當(dāng)金屬接正電荷后在金屬層堆積空穴，則會(huì)排斥P型半導(dǎo)體上的空穴，形成寬度為Xd的耗盡層，耗盡層區(qū)沒有自由電子和空穴當(dāng)VG不斷升高時(shí)，會(huì)有越來越多的空穴堆積，他不僅把P型半導(dǎo)體中的空穴推得越來越遠(yuǎn)，還會(huì)把P型半導(dǎo)體中的少子（電子）吸引

3、到非常薄的層面，緊緊貼到氧化物這層，形成反型層2-17柵就是氧化物層2-182-192-202-21以N溝道增強(qiáng)型MOS管為例正常放大時(shí)外加偏置電壓的要求0GSV0DSV2MOS管工作原理2-22柵源電壓VGS對iD的控制作用VGSVTN時(shí)（ VTN 稱為開啟電壓)當(dāng)VGS=0V時(shí)，漏源之間相當(dāng)兩個(gè)背靠背的二極管，在D、S之間加上電壓不會(huì)在D、S間形成電流。2-230VGSVTN時(shí)，SiO2中產(chǎn)生一垂直于表面的電場，P型表面上感應(yīng)出現(xiàn)許多電子，但電子數(shù)量有限,不能形成溝道。VGSVTN時(shí)（ VTN 稱為開啟電壓)在漏源電壓作用下開始導(dǎo)電時(shí)（即產(chǎn)生iD）的柵源電壓為開啟電壓VT 2-24當(dāng)VGS

4、VTN時(shí)，由于此時(shí)柵壓較強(qiáng)，P型半導(dǎo)體表層中將聚集較多的電子，可以形成溝道，將漏極和源極連通。如果此時(shí)加有漏源電壓，就可以形成漏極電流ID。VGSVTN時(shí)(形成反型層)在柵極下方形成的導(dǎo)電溝道中的電子，因與P型半導(dǎo)體的多數(shù)載流子空穴極性相反，故稱為反型層。2-25漏源電壓VDS對iD的控制作用VGSVT后,外加的VDS較小時(shí)， ID將隨著VDS的增加而增大。2-26當(dāng)VDS繼續(xù)增加時(shí)，由于溝道電阻的存在，溝道上將產(chǎn)生壓降，使得電位從漏極到源極逐漸減小，從而使得SiO2層上的有效柵壓從漏極到源極增大，反型層中的電子也將從源極到漏極逐漸減小。 2-27當(dāng)VDS大于一定值后， SiO2層上的有效柵壓

5、小于形成反型層所需的開啟電壓，則靠近漏端的反型層厚度減為零，出現(xiàn)溝道夾斷， ID將不再隨VDS的增大而增大，趨于一飽和值。 2-28當(dāng)柵極不加電壓或加負(fù)電壓時(shí)，柵極下面的區(qū)域保持P型導(dǎo)電類型，漏和源之間等效于一對背靠背的二極管，當(dāng)漏源電極之間加上電壓時(shí)，除了PN結(jié)的漏電流之外，不會(huì)有更多電流形成。當(dāng)柵極上的正電壓不斷升高時(shí)，P型區(qū)內(nèi)的空穴被不斷地排斥到襯底方向。當(dāng)柵極上的電壓超過閾值電壓VT，在柵極下的P型區(qū)域內(nèi)就形成電子分布，建立起反型層，即N型層，把同為N型的源、漏擴(kuò)散區(qū)連成一體，形成從漏極到源極的導(dǎo)電溝道。2-29為載流子速度，Eds= Vds/L為漏到源方向電場強(qiáng)度，Vds為漏到源電壓

6、。 為載流子遷移率：2-30與工藝相關(guān)2-31Qd：溝道電荷密度Cox：單位面積柵電容溝道單位長度電荷(C/m)WCox：MOSFET單位長度的總電容Qd(x)：沿溝道點(diǎn)x處的電荷密度V(x)：溝道x點(diǎn)處的電勢電荷移動(dòng)速度(m/s)V(x)|x=0=0, V(x)|x=L=VDSdI = Q .vdoxGSTHQ =W C (V- V )doxGSTHQ (x) = WC (V- V(x) - V)2-32對于半導(dǎo)體：DoxGSTHI= -WC V- V(x) - V= = E Ed dV V( (x x) )E E( (x x) ) = = - -d dx x且DoxGSTHndV(x)I=

7、 WCV- V(x) - VdxdVDSVLDoxnGSTHx=0V=0I d(x) =WCV- V(x) - V DSVL2D0noxGSTH01I x= WC (V- V)V(x) -V(x) 22DnoxGSTHDSDSW1I=C(V- V )V-VL22-33等效為一個(gè)壓控電阻2DnoxGSTHDSDSW1I=C(V- V )V-VL2DnoxGSTHDSWI=C(V- V )VLDSGSTHV 2(V- V )onnoxGSTH1R=WC(V- V )L2-34三極管區(qū)(線性區(qū))每條曲線在VDSVGSVTH時(shí)取最大值，且大小為：2DnoxGSTHDSDSW1I=C(V- V )V-V

8、L222noxDGSTHCWI=(V- V )LVDSVGSVTH時(shí)溝道剛好被夾斷2-35IDnCoxWL(VGSVTH)VDS12VDS2IDnCox2WL(VGSVTH)2VDSVGSVTH (Pinchoff)Qd(x)WCox(VGSV(x)VTH)當(dāng)V(x)接近VGS-VT，Qd(x)接近于0，即反型層將在XL處終止，溝道被夾斷。2-362noxDGSTHDSDSC WI =2(V-V )V-V2L2noxDGSTHC WI=(V- V )2L0DI截止區(qū)，VgsVTHVDSVTHVDS Vgs - VTH2-37Triode RegionVDSVGS-VT溝道電阻隨VDS增加而增加

9、導(dǎo)致曲線彎曲曲線開始斜率正比于VGS-VTVDSVTN；VdVg-VTHNPMOS飽和條件: VgsVTP ；VdVg| VTP |gdgd判斷MOS管是否工作在飽和區(qū)時(shí)，不必考慮Vs2-43GateSource(of carriers)Drain(of carriers)| VGS | VGS | | VT |Open (off) (Gate = 0)Closed (on) (Gate = 1)Ron2-44MOS管為什么可用作模擬開關(guān)？MOS管D、S可互換，電流可以雙向流動(dòng)?？赏ㄟ^柵源電源（Vgs）方便控制MOS管的導(dǎo)通與關(guān)斷。關(guān)斷后Id02-452-462-47depTHMSFoxQV=

10、 +2 + , whereCMSgatesilicon=-subFikTN =lnqndepsiFsubQ=4q NMS：多晶硅柵與硅襯底功函數(shù)之差Qdep耗盡區(qū)的電荷,是襯源電壓VBS的函數(shù)Cox：單位面積柵氧化層電容2-48sisubTHTH0FSBFox2q NV=V+2 +V-2 , =C體效應(yīng)系數(shù)，典型值0.3-0.4通過權(quán)衡Nsub和Cox使g更合理2-49Vb=0.5vVb=0vVb=-0.5vIdVg體效應(yīng)的應(yīng)用：利用襯底作為MOS管的第3個(gè)輸入端利用VT減小用于低壓電源電路設(shè)計(jì)2-50LL2-51在飽和區(qū)2-52VGS-VT=0.15V, W=100ID/VDS/L1/L2=

11、2=6=42-53跨導(dǎo)gm123上式中:2-54GSD0VI = I expkTq(1,是一個(gè)非理想因子)VGSVTH，ID不是無限小而是與VGS呈現(xiàn)指數(shù)關(guān)系2-55VgSlogID仿真條件：VT0.6W/L100/2MOS管亞閾值電流ID一般為幾十幾百nA, 常用于低功耗放大器、帶隙基準(zhǔn)設(shè)計(jì)。2-562-572-582-592-602-612-622-632-642-652-662-672-682-69對于圖a:CDB=CSB = WECj + 2(W+E)Cjsw對于圖b: CDB=(W/2)ECj+2(W/2)+E)Cjsw CSB=2(W/2)ECj+2(W/2)+E)Cjsw = W

12、ECj +2(W+2E)Cjsw 減小結(jié)電容的方法“折疊”結(jié)構(gòu)或“叉指結(jié)構(gòu)”2-702-712-722-73) )v v(1(1) )V V(v(vL LW W) )C C( (2 21 1i iDSDS2 2THTHGSGSoxoxn nD D用獨(dú)立源來表示用電阻來表示2-742考慮體效應(yīng)后的小信號模型sisubTHTH0FSBFox2q NV=V+2 +V-2 , =C02-75在飽和區(qū)gmb可以表示為2-762-77XXmgs0XmX0V= (I- g V )r = (I- g V )rm 0XX 0(1 + g r )V= I r10XinXm 0mrVR=I(1 + g r )g2-78XXmgs0XDXmDXmX0XDV= (I- g V )r + I R(I+ g R I- g V )r + I Rm 0X0DmD 0X(1 + g r )V= (r + R + g R r )IgsXXDV= V- I R10DmD 0XinXm 0D0mm 0r +