數(shù)字邏輯組合邏輯電路

1、第第三三章章組組合合邏邏輯輯電電路路3.4 組合邏輯器件組合邏輯器件3.3 組合邏輯電路的等價變換組合邏輯電路的等價變換3.2 組合邏輯設(shè)計組合邏輯設(shè)計3.1 組合邏輯分析組合邏輯分析組合邏輯的概念組合邏輯的概念組合邏輯組合邏輯： 由各種門電路組合而成且無反饋由各種門電路組合而成且無反饋的邏輯電路，稱為組合邏輯電路，的邏輯電路，稱為組合邏輯電路，簡稱組合邏輯。簡稱組合邏輯。3.1 組合邏輯分析組合邏輯分析任務(wù)任務(wù):根據(jù)已知邏輯電路圖，找出組合邏輯電路根據(jù)已知邏輯電路圖，找出組合邏輯電路的輸入與輸出關(guān)系，確定在什么樣的輸入取值組的輸入與輸出關(guān)系，確定在什么樣的輸入取值組合下對應(yīng)的輸出為。合下對應(yīng)

2、的輸出為。步驟步驟:3.1.1 3.1.1 逐級電平推導(dǎo)法逐級電平推導(dǎo)法 先假設(shè)輸出為邏輯先假設(shè)輸出為邏輯1 1或或0 0，然后逐級向前推導(dǎo)，然后逐級向前推導(dǎo)，直到確定輸入的邏輯值。直到確定輸入的邏輯值?！纠?1 1】分析圖分析圖3.13.1所示電路的邏輯功能。所示電路的邏輯功能。解：假設(shè)解：假設(shè)F F的輸出為的輸出為1 1。F F是門電路（是門電路（4 4）的輸出，該門電路是與門；因此若）的輸出，該門電路是與門；因此若F F要輸出要輸出1 1，兩，兩個輸入個輸入N N和和C C必須同時為必須同時為1.1.，即：，即： N = 1 N = 1 并且并且 C = 1C = 1；再往前推導(dǎo)：若使

3、得再往前推導(dǎo)：若使得N=1N=1，則或非門（，則或非門（3 3）的兩個輸入必須同時為）的兩個輸入必須同時為0 0，即：，即： M1 = 0 M1 = 0 并且并且 M2 = 0M2 = 0；M1M1、M2M2是第一級兩個非門的輸出。顯然：是第一級兩個非門的輸出。顯然：若要若要M1 = 0M1 = 0，必須，必須 A = 1A = 1；若要若要M2 = 0M2 = 0，必須，必須 B = 1B = 1；綜合以上條件，若要綜合以上條件，若要F F輸出為輸出為1 1，必須同時滿足：，必須同時滿足：A = 1 B = 1 C = 1A = 1 B = 1 C = 1；因此電路邏輯功能為：因此電路邏輯功

4、能為：F = ABCF = ABC；【例例2】分析圖分析圖(a)所示的邏輯電路所示的邏輯電路 解：設(shè)解：設(shè)F=1,則則X1=0或或X2=0。 若若X1=0,則則A=B=1;若若X2=0,則則A=B=0 所以所以,電路的功能是判斷輸入是否相同，此電路可以用電路的功能是判斷輸入是否相同，此電路可以用一個同或門取代一個同或門取代,如圖如圖(b)所示。所示。 3.1.2 3.1.2 列寫布爾表達式法列寫布爾表達式法【例例3】指出圖指出圖(a)中所示電路的邏輯功能。中所示電路的邏輯功能。 解：解：DCBADCBACCBADCBACCBAF)()(可見，簡化后的電路是一個四輸入的或門?？梢?，簡化后的電路是

5、一個四輸入的或門。3.1.3 3.1.3 數(shù)字波形圖分析法數(shù)字波形圖分析法 這種方法是對邏輯門的所有輸入變量這種方法是對邏輯門的所有輸入變量施以輸入波形，逐級畫出各個門電路的輸施以輸入波形，逐級畫出各個門電路的輸出波形，乃至畫出最后的輸出波形。出波形，乃至畫出最后的輸出波形?！纠? 4】圖圖(a)(a)所示的邏輯電路有所示的邏輯電路有A,B,C,DA,B,C,D四個變量，輸入波形如圖四個變量，輸入波形如圖(b)(b)所示。所示。 畫出畫出X X，X X，X X，X X及最后輸出及最后輸出F F的數(shù)字波形圖。的數(shù)字波形圖?！纠?5】畫出圖3.3所示電路的波形圖。3.1.4 3.1.4 列寫邏輯

6、電路真值表法列寫邏輯電路真值表法 【例例4】分析圖中所示電路的邏輯功能分析圖中所示電路的邏輯功能解解: :先寫出表達式并化簡先寫出表達式并化簡CBBACACBACBACBBACACBCBBABACABACBBACABACBBAF)()()()()()(CABABAF功能說明：該電路完成的真值表如圖所示。功能說明：該電路完成的真值表如圖所示。 【例例 7】分析圖分析圖3.4所示電路的邏輯功能所示電路的邏輯功能 FABCD圖3.4 列寫布爾表達式法MNJKJ AB,K C DF JK JK JK AC D BC D ABC ABD 解解：畫卡諾圖可知，上式是最簡式。畫卡諾圖可知，上式是最簡式。真值

7、表見書真值表見書. 列寫邏輯真值表法列寫邏輯真值表法思路清晰，生成的布爾表達式簡思路清晰，生成的布爾表達式簡潔清楚，并能夠通過對結(jié)果的分析化簡改進電路，是潔清楚，并能夠通過對結(jié)果的分析化簡改進電路，是最常用的電路分析方法。最常用的電路分析方法。3-2 組合邏輯設(shè)計組合邏輯設(shè)計組合邏輯電路的設(shè)計步驟組合邏輯電路的設(shè)計步驟 邏輯問題的描述邏輯問題的描述 利用任意項的邏輯設(shè)計利用任意項的邏輯設(shè)計 3.2.1 3.2.1 組合邏輯電路的設(shè)計步驟組合邏輯電路的設(shè)計步驟 （1 1）什么是組合邏輯電路的設(shè)計？）什么是組合邏輯電路的設(shè)計？ 根據(jù)給定的邏輯命題，設(shè)計出能實現(xiàn)其功能的邏根據(jù)給定的邏輯命題，設(shè)計出能

8、實現(xiàn)其功能的邏輯電路。輯電路。（2 2）組合邏輯電路的設(shè)計步驟）組合邏輯電路的設(shè)計步驟（3）組合邏輯電路的設(shè)計要求）組合邏輯電路的設(shè)計要求 滿足速度要求，應(yīng)使級數(shù)盡量少， 以減少門電路的延遲。電路用最少的邏輯門(成本低) ；最少的輸入端數(shù)；芯片間的連線最少(可靠性高)；3.2.2 3.2.2 邏輯問題的描述邏輯問題的描述 邏輯問題的描述：將文字描述的設(shè)計要求抽象邏輯問題的描述：將文字描述的設(shè)計要求抽象為一個邏輯表達式。為一個邏輯表達式。 通常的方法是：先建立輸入輸出邏輯變量的真通常的方法是：先建立輸入輸出邏輯變量的真值表，再由真值表寫出邏輯表達式。有些情況下，值表，再由真值表寫出邏輯表達式。有

9、些情況下，可由設(shè)計要求直接建立邏輯表達式?？捎稍O(shè)計要求直接建立邏輯表達式。解：根據(jù)題意，解鎖信號在三種情況下的發(fā)出：解：根據(jù)題意，解鎖信號在三種情況下的發(fā)出：(1)同時按同時按“*”和和“1”；(2)按按“#”；(3)按按“開機鍵開機鍵”；【例8】設(shè)計一個手機解鎖快捷電路?？梢酝瑫r按“*”和“1”解鎖，也可以按“#”解鎖，開機時，開機鍵同時給出解鎖信號，手機開機以后即是已解鎖狀態(tài)。設(shè)電路輸出為解鎖信號設(shè)電路輸出為解鎖信號F，F(xiàn)=1為有效解鎖信號，為有效解鎖信號，F(xiàn)=0無效；無效； 設(shè)電路輸入設(shè)電路輸入A、B、C、D分別對應(yīng)分別對應(yīng)“*”、“1”、“#”和和“開開機鍵機鍵”，按下對應(yīng)鍵則輸入端輸

10、入信號，按下對應(yīng)鍵則輸入端輸入信號 “1”，否則維持，否則維持“0”。根據(jù)題意，邏輯函數(shù)為根據(jù)題意，邏輯函數(shù)為 F=f（A、B、C、D）=AB+C+D【例例9 9】設(shè)計一個多數(shù)表決電路，以判斷設(shè)計一個多數(shù)表決電路，以判斷A A、B B、C C三人中是否三人中是否多數(shù)贊同。多數(shù)贊同。A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11（2 2）表達式）表達式ACBCABFABCCABCBABCAFm:)7 , 6 , 5 , 3(由卡諾圖得（3 3）電路圖電路圖（略）（略）解：（解：（1）真值表）真值表【例例 1010】設(shè)計一個猜拳游戲電路

11、。兩個玩家可以選擇出錘子、剪刀、布。游戲規(guī)則是：剪刀克布、布克錘子、錘子克剪刀，被克的一方叛輸，若雙方相同，則叛平局。任一方玩家可隨時選擇復(fù)位，重新開始游戲，復(fù)位后，輸出狀態(tài)為平局。解：解： (1）設(shè)計輸入編碼表。A1（B1）A2（B2）玩家選擇玩家選擇00游戲復(fù)位游戲復(fù)位01錘子錘子10剪刀剪刀11布布表表3.3 3.3 猜拳游戲輸入編碼表猜拳游戲輸入編碼表表表3.4 3.4 猜拳游戲輸出編碼表猜拳游戲輸出編碼表F1F2游戲結(jié)果00平局01A勝10B勝11無關(guān)項（2 2）設(shè)計輸出編碼表）設(shè)計輸出編碼表 表表3.5 猜拳游戲真值表猜拳游戲真值表 A選擇選擇A1A2B選擇選擇B1B2結(jié)果結(jié)果F1

12、F2復(fù)位復(fù)位00*平局平局00*復(fù)位復(fù)位00平局平局00石頭石頭01石頭石頭01平局平局00石頭石頭01剪刀剪刀10A勝勝01石頭石頭01布布11B勝勝10剪刀剪刀10石頭石頭01B勝勝10剪刀剪刀10剪刀剪刀10平局平局00剪刀剪刀10布布11A勝勝01布布11石頭石頭01A勝勝01布布11剪刀剪刀10B勝勝10布布11布布11平局平局00(4(4）由卡諾圖得最簡表達式。）由卡諾圖得最簡表達式。11 2 1 21 21 21 2 1 221 2 1 21 2 1 21 2 1 2FA A B BA AB BA A B BFA A B BA A B BA A B B(5(5）邏輯電路圖：）邏輯

13、電路圖：( (略略) )【例例 1111】設(shè)計電路實現(xiàn)二位二進制數(shù)的加法運算。設(shè)計電路實現(xiàn)二位二進制數(shù)的加法運算。輸輸 入入輸輸 出出A1A0B1B0S2S1S00000000000100100100100011011010000101010100110011011110010000101001011101010010111011100011110110011101011111110解：（解：（1 1）真值表）真值表設(shè)兩個二位二進制數(shù)是設(shè)兩個二位二進制數(shù)是A1A1、A0A0和和B1B1、B0B0，它們的和為三位二進制數(shù)它們的和為三位二進制數(shù)S2S2、S1S1、S0S0，真值表如左：真值表如左：

14、)15,14,13,11,10, 7()15,12, 9 , 8 , 6 , 5 , 3 , 2()14,12,11, 9 , 6 , 4 , 3 , 1 (210mmmSSS0010101120101010101110100101110000000ABBAABABSAABBAABBAABABBABBAABSBABABAS（2 2）由真值表可得：）由真值表可得：（3 3）利用卡諾圖化簡后可得：）利用卡諾圖化簡后可得：（4 4）畫邏輯電路圖（略）畫邏輯電路圖（略）【例12】已知 X=X1X2（即X1*2+X2=X）， Y=Y1Y2(即Y=2Y1+Y2)是兩個正整數(shù)， 要求：寫出XY的邏輯表達式，

15、 設(shè)計判別XY的電路。解:判別電路示意圖X Y判別電路X 1X 2Y 1Y 2高位低位高位低位F（1 1）設(shè)）設(shè)XYXY時時,F=1,X=Y,F=1,XY,F=1,XY,F=1 當(dāng)當(dāng)X1=Y1X1=Y1時時, ,若若X2=1,Y2=0,X2=1,Y2=0, 則則XY,F=1XY,F=1 其它情況下其它情況下,X=Y,F=0,XY的真的真 值表。值表。XYFX1X2Y1Y210101001111012121212111yyxxyyxxyxF真值表真值表表達式表達式（4）畫邏輯圖(略) 【例13】某民航客機的安全起飛裝置在同時滿足下列條件時，發(fā)出允許滑跑信號：發(fā)動機開關(guān)接通；飛行員入座，且座位保險

16、帶已扣上；乘客入座，且座位保險帶已扣上，或座位上無乘客試寫出允許發(fā)出滑跑信號的邏輯表達式。解：該裝置的邏輯變量有： 發(fā)動機啟動信號S（發(fā)動機啟動時S=1） 飛行員入座信號A（飛行員入座時A=1） 飛行員座位保險帶已扣上信號B（飛行員座位保險帶扣上時 B=1） 乘客座位狀態(tài)信號M（有乘客時，Mi=1；無乘客時Mi=0， i=1,2,3,n） 乘客座位保險帶扣上信號Ni（乘客座位保險帶扣上時， Ni=1，i=1,2,n） 該裝置的輸出變量為F。當(dāng)允許飛機滑跑的條件滿足時， F=1邏輯表達式為：1112221122()().()()().()nnnnnFSABM NMM NMM NMSAB NMNM

17、NM【例例1414】飛機有三個起落架飛機有三個起落架A A、B B、C C。當(dāng)一個起落架。當(dāng)一個起落架放下時，它的傳感器產(chǎn)生低電平；當(dāng)起落架收回時放下時，它的傳感器產(chǎn)生低電平；當(dāng)起落架收回時，它的傳感器產(chǎn)生高電平。在飛機著陸時，要求三，它的傳感器產(chǎn)生高電平。在飛機著陸時，要求三個起落架都是放下的。如果三個起落架嚴(yán)格同時放個起落架都是放下的。如果三個起落架嚴(yán)格同時放下，則綠燈亮；如果有任何一個未放下，則紅色指下，則綠燈亮；如果有任何一個未放下，則紅色指示燈亮，駕駛員不能降落。試寫出紅燈亮和綠燈亮示燈亮，駕駛員不能降落。試寫出紅燈亮和綠燈亮的邏輯表達式。的邏輯表達式。2FABC1FABC解：紅燈亮

18、表達式（只要有一個起落架未放下，解：紅燈亮表達式（只要有一個起落架未放下，則紅燈亮）則紅燈亮） 綠燈亮表達式綠燈亮表達式3.2.3 3.2.3 利用任意項的邏輯設(shè)計利用任意項的邏輯設(shè)計 任意項：在某些實際問題中，輸入變量的任意項：在某些實際問題中，輸入變量的某些取值根本不會出現(xiàn)，或即使出現(xiàn)了也不某些取值根本不會出現(xiàn)，或即使出現(xiàn)了也不予關(guān)心。這樣的取值稱為任意項，也稱為無予關(guān)心。這樣的取值稱為任意項，也稱為無關(guān)項。利用無關(guān)項可簡化邏輯設(shè)計。關(guān)項。利用無關(guān)項可簡化邏輯設(shè)計?！纠?5】用與非門設(shè)計一個判別電路，以判斷8421碼所表示的十進制數(shù)之值是否大于等于5。解：（解：（1 1）真值表（設(shè)）真值表

19、（設(shè)84218421碼碼為為ABCDABCD，輸出函數(shù)為，輸出函數(shù)為F F）A B C DF0 0 0 000 0 0 100 0 1 000 0 1 100 1 0 000 1 0 110 1 1 010 1 1 111 0 0 011 0 0 111 0 1 0X1 0 1 1X1 1 0 0X1 1 0 1X1 1 1 0X1 1 1 1X（2 2）表達式：）表達式：(5,6,7,8,9)(10,11,12,13,14,15)mF（3 3）卡諾圖：）卡諾圖： A AB BC CD D0 X 100011XX1XX10XF FFA BC BD（4）與非門實現(xiàn)： FABCBD（5）電路（略）

20、 【例例 1616】設(shè)計一個比對電路，判斷幼兒園入園小朋友的年齡設(shè)計一個比對電路，判斷幼兒園入園小朋友的年齡是否大于是否大于3 3歲。（注：幼兒園兒童年齡在歲。（注：幼兒園兒童年齡在26歲之間。）歲之間。）ABC兒童年齡兒童年齡F000不使用不使用無關(guān)項無關(guān)項001不使用不使用無關(guān)項無關(guān)項0102歲歲00113歲歲01004歲歲11015歲歲11106歲歲1111不使用不使用無關(guān)項無關(guān)項解：（解：（1 1）真值表）真值表（2 2）由卡諾圖得最簡表達式）由卡諾圖得最簡表達式F=A；（3 3）畫出邏輯電路圖：（略）畫出邏輯電路圖：（略）【例例 1313】如圖如圖3.63.6所示，太陽能熱水器戶外水

21、箱中有低、中、所示，太陽能熱水器戶外水箱中有低、中、高高3 3個水位感應(yīng)裝置，個水位感應(yīng)裝置，3 3根信號線分別將它們與編碼器連接，根信號線分別將它們與編碼器連接，對用戶輸入進行編碼后，將水位信號輸出至戶內(nèi)的控制器。對用戶輸入進行編碼后，將水位信號輸出至戶內(nèi)的控制器。用戶在控制器上可輸入預(yù)設(shè)水位值，當(dāng)實際水位低于用戶預(yù)用戶在控制器上可輸入預(yù)設(shè)水位值，當(dāng)實際水位低于用戶預(yù)設(shè)水位時，控制器電路能控制進水閥門自動給水箱加水直至設(shè)水位時，控制器電路能控制進水閥門自動給水箱加水直至水位與用戶預(yù)設(shè)水位相同，其中編碼器輸出的實際水位設(shè)為水位與用戶預(yù)設(shè)水位相同，其中編碼器輸出的實際水位設(shè)為A1A1、A0A0，

22、A1A1、A0A0的編碼與水箱水位的對應(yīng)關(guān)系如表的編碼與水箱水位的對應(yīng)關(guān)系如表3.93.9所示：所示：請設(shè)計實現(xiàn)其中的控制器電路。請設(shè)計實現(xiàn)其中的控制器電路。表表3.9 3.9 水箱水箱實際水位實際水位編碼表編碼表A A1 1A A0 0水箱實際水位水箱實際水位0 00 0缺水缺水0 01 1低低1 10 0中中1 11 1高高解：（解：（1 1）預(yù)設(shè)水位預(yù)設(shè)水位編碼表編碼表B1B0預(yù)設(shè)水位預(yù)設(shè)水位00低低01中中10高高11不用不用（2 2）真值表）真值表 設(shè)輸出為設(shè)輸出為F F，F(xiàn)=1F=1表表示打開閥門，水箱進水，示打開閥門，水箱進水，F(xiàn)=0F=0表示關(guān)閉閥門，水箱表示關(guān)閉閥門，水箱不進

23、水；不進水；實際水位實際水位預(yù)設(shè)水位預(yù)設(shè)水位輸出輸出A1A0B1B0F0000101000100001100000011010111001011010001010110110101111000011無關(guān)項無關(guān)項0111無關(guān)項無關(guān)項1011無關(guān)項無關(guān)項1111無關(guān)項無關(guān)項（3 3）根據(jù)真值表可得：）根據(jù)真值表可得：（4 4）卡諾圖化簡）卡諾圖化簡（5)5)畫出邏輯電路圖（略）畫出邏輯電路圖（略）(0,4,5,8,9,10)(12,13,14,15)mF3-3 組合邏輯電路的等價變換組合邏輯電路的等價變換3.3.1 摩根定理的應(yīng)用摩根定理的應(yīng)用與非門、非或門等價性驗證；非與門、或非門等價性驗證與非

24、門、非或門等價性驗證；非與門、或非門等價性驗證3.3.23.3.2 與非門、或非門作為通用元件與非門、或非門作為通用元件 一個邏輯函數(shù)可以用與非門實現(xiàn)，也可以用或非門一個邏輯函數(shù)可以用與非門實現(xiàn)，也可以用或非門實現(xiàn)，也可以用與或非門實現(xiàn)。實現(xiàn)，也可以用與或非門實現(xiàn)。 與非門作為通用元件。與非門作為通用元件。 或非門作為通用元件?；蚍情T作為通用元件。與非門與非門/ /非或門進行等價變換非或門進行等價變換 圖示，左邊的邏輯門電路實現(xiàn)與或運算，中間輸出圖示，左邊的邏輯門電路實現(xiàn)與或運算，中間輸出與輸入帶兩個小圓圈符號，它表示與輸入帶兩個小圓圈符號，它表示“非非”運算，連續(xù)兩運算，連續(xù)兩個非，可以將非

25、符號（小圓圈）取消，因此等價于右邊個非，可以將非符號（小圓圈）取消，因此等價于右邊的邏輯電路。顯然右邊邏輯電路的傳輸速度快倍。的邏輯電路。顯然右邊邏輯電路的傳輸速度快倍。3.3.3 與非門實現(xiàn)邏輯函數(shù)方法：對方法：對F兩次求反。兩次求反?！纠?212】采用與非門實現(xiàn)函數(shù)采用與非門實現(xiàn)函數(shù) 【解解】 對對F F兩次求反，可得：兩次求反，可得： 邏輯圖：邏輯圖：ACBCABFACBCABACBCABFF3.3.4 3.3.4 邏輯函數(shù)的或非門實現(xiàn)邏輯函數(shù)的或非門實現(xiàn)步驟：先求邏輯函數(shù)的對偶式，然后將對偶式進行兩次取反，步驟：先求邏輯函數(shù)的對偶式，然后將對偶式進行兩次取反，最后將取反后的結(jié)果再次求

26、對偶式得到結(jié)果。最后將取反后的結(jié)果再次求對偶式得到結(jié)果。 【例例 1111】用或非門實現(xiàn)邏輯函數(shù)用或非門實現(xiàn)邏輯函數(shù) ACBCBAF解解: (1)求函數(shù)的對偶式：求函數(shù)的對偶式： CBACABCACBACABCACBBAF)()()(2)對偶式二次求反：對偶式二次求反：ACCBABACCBABFF(3)將取反后的對偶式再次求對偶式：將取反后的對偶式再次求對偶式：CACBBAFF) (（4 4）電路圖）電路圖3.3.5 3.3.5 邏輯函數(shù)的與或非門實現(xiàn)邏輯函數(shù)的與或非門實現(xiàn)方法：兩次取反。方法：兩次取反。ACBCBAFCACBBACACBBAACBCBAACBCBAFF)()(【例例 1212

27、】用與或非門實現(xiàn)邏輯函數(shù)用與或非門實現(xiàn)邏輯函數(shù)解：解： （1 1）對函數(shù)二次求反：）對函數(shù)二次求反：（2 2）電路圖）電路圖3-4 數(shù)據(jù)選擇器與分配器數(shù)據(jù)選擇器與分配器3.4.1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 數(shù)據(jù)選擇器數(shù)據(jù)選擇器: : 根據(jù)地址碼的要求，從多路輸入信號根據(jù)地址碼的要求，從多路輸入信號中選擇其中一路輸出的電路。又稱為多路選擇器中選擇其中一路輸出的電路。又稱為多路選擇器(Multiplexer(Multiplexer，簡稱，簡稱MUX)MUX)或多路開關(guān)?；蚨嗦烽_關(guān)。 4 4選選1 1數(shù)據(jù)選擇器功能示意圖如下圖所示。數(shù)據(jù)選擇器功能示意圖如下圖所示。 (1) 雙雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇

28、器: 74LS1531D01D11D21D31ST2D02D12D22D32STA0 A11Y2YST選擇輸入數(shù)據(jù)輸入控制輸出A1A0D3D2D1D0Y1000D00D001D10D110D20D211D30D374LS153輸出函數(shù)表達式：輸出函數(shù)表達式：33221100301201101001DmDmDmDmDAADAADAADAAY例例1 用四路選擇器用四路選擇器74LS153實現(xiàn)下列邏輯函數(shù)。實現(xiàn)下列邏輯函數(shù)。 F（X，Y，Z）=（1，2，3，4，5，6）解：解：ZXYZZYXZZYXZYXZXYZYXZYXYZXZYXZYXF)()()6,5,4,3,2,1(對照比較器表達式，得到：

29、對照比較器表達式，得到： 10011213AXAYDZDZZDZZDZA1A0D0D1D2D3STXYZZ+5V+5VY=(1,2,3,4,5,6)例2 用四路選擇器74LS253構(gòu)成分時多路轉(zhuǎn)換電路。 解：74LS253也是一種雙四選一多路選擇器，其邏輯功能與74LS153完全相同。不同之處在于它是三態(tài)輸出，可組成系統(tǒng)的數(shù)據(jù)總線接口，并驅(qū)動這種數(shù)據(jù)總線。 題目要求：將并行輸入的數(shù)據(jù)X0，X1，X2，X3轉(zhuǎn)換成按時間前后排列的串行信號輸出。A1A0D0D1D2D3STX0X3X1X2Y 方法：將并行輸入信號方法：將并行輸入信號X0X4連接到連接到D0D3上，并上，并使使A1、A0周期性地加載：

30、周期性地加載：00011011四個控四個控制信號，則輸出端制信號，則輸出端Y將輸出將輸出X0X3。（2）8選1數(shù)據(jù)選擇器：74LS151 74LS151功能邏輯圖及其真值表如下圖所示 CT74LS151 CT74LS151 輸出函數(shù)表達式：輸出函數(shù)表達式：70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY7766554433221100DmDmDmDmDmDmDmDm 例例3 3 用數(shù)據(jù)選擇器實現(xiàn)函數(shù)用數(shù)據(jù)選擇器實現(xiàn)函數(shù) BCACABY 解解 (1) (1) 選擇數(shù)據(jù)選擇器 Y為三變量函數(shù)，故選用8選1數(shù)據(jù)選擇器，

31、現(xiàn)選用 74LS151。(2) 寫出邏輯函數(shù)的最小項表達式ABCCABCBABCABCACABY(3) 寫出數(shù)據(jù)選擇器的輸出表達式70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY210,AABACA則(4) (4) 比較比較 Y Y 和和 YY兩式中對應(yīng)的最小項，兩式中對應(yīng)的最小項，令令 76543210ABCDDCABCDBADCBABCDADCBACDBADCBAY04210DDDD17653DDDD 為使為使 Y Y = = Y Y，應(yīng)令，應(yīng)令(5) (5) 畫連線圖畫連線圖ABCCABCBABCABCAC

32、ABY70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY2.4.2 2.4.2 數(shù)據(jù)分配器數(shù)據(jù)分配器數(shù)據(jù)分配器: 根據(jù)地址碼的要求，將一路數(shù)據(jù)分配到指定輸出通道上去的電路。（單輸入、多輸出構(gòu)件。從哪一路輸出，由地址輸入確定。）又稱為多路分配器（Demultiplexer，簡稱DMUX）。其工作示意圖如下圖所示。1f01f11f21f32f02f12f22f31D1ST2D2STA1 A0（1）雙1：4線數(shù)據(jù)分配器：74LS15574LS155是雙1：4線數(shù)據(jù)分配器，結(jié)構(gòu)見圖所示。外部標(biāo)明了兩個獨立數(shù)據(jù)分配器的數(shù)據(jù)輸

33、入、輸出線和控制信號線。 當(dāng)?shù)刂份斎階1A0=00，且使能控制ST有效時，數(shù)據(jù)輸入 發(fā)送到f0輸出端；當(dāng)?shù)刂份斎階1A0=01，且使能控制ST有效時，數(shù)據(jù)輸入 發(fā)送到f1輸出端；依次類推。DD74LS155數(shù)據(jù)分配器功能表為：輸入輸出輸入輸出1ST1A11A01f01f11f21f3/(2ST) 2A12A02f02f12f22f301111X0011X010111D111111D111111D111111D10000X0011X010112D111112D111112D111112D74LS15574LS155的功能擴展：的功能擴展：將將STST和和 連在一起作為地址輸入A2，兩個數(shù)據(jù)輸入端

34、 連在一起，作為數(shù)據(jù)輸入，則芯74LS155可以組成一個1：8線數(shù)據(jù)分配器。STD【例4】 利用DMUX和MUX設(shè)計一個實現(xiàn)8路數(shù)據(jù)傳輸?shù)倪壿嬰娐??！窘狻浚?使用一個8選1的MUX ，再用一個1：8線的DMUX，并將它們的地址輸入端A2A1A0連在一起，使A2A1A0上的控制信號依次由000-001-010-011-100-101-110-111定時變化，則可以分時實現(xiàn)8路數(shù)據(jù)傳輸。課題課題：譯碼器：譯碼器課時安排課時安排：2重點重點：譯碼原理、集成譯碼器及應(yīng)用：譯碼原理、集成譯碼器及應(yīng)用難點難點：集成器件的級聯(lián)：集成器件的級聯(lián)教學(xué)目標(biāo)教學(xué)目標(biāo)：使同學(xué)熟悉集成譯碼器，掌握它們的級聯(lián)方法，：使同

35、學(xué)熟悉集成譯碼器，掌握它們的級聯(lián)方法，應(yīng)用集成譯碼器實現(xiàn)組合邏輯函數(shù)；理解顯示譯碼器原理應(yīng)用集成譯碼器實現(xiàn)組合邏輯函數(shù)；理解顯示譯碼器原理及應(yīng)用及應(yīng)用 教學(xué)過程教學(xué)過程： 一、二進制譯碼器一、二進制譯碼器74LS138 二、二二、二十進制譯碼器十進制譯碼器74LS42 三、顯示譯碼器三、顯示譯碼器74LS48 四、譯碼器的應(yīng)用四、譯碼器的應(yīng)用 1、譯碼器級聯(lián)、譯碼器級聯(lián) 2、用譯碼器實現(xiàn)組合邏輯函數(shù)、用譯碼器實現(xiàn)組合邏輯函數(shù)譯碼譯碼是編碼的逆過程，即將某二進制翻譯成電是編碼的逆過程，即將某二進制翻譯成電路的某種狀態(tài)。路的某種狀態(tài)。一、二進制譯碼器一、二進制譯碼器二進制譯碼器的作用二進制譯碼器的

36、作用：將將n種輸入的組合譯成種輸入的組合譯成2n種電路狀態(tài)。也叫種電路狀態(tài)。也叫n-2n線譯碼器。線譯碼器。譯碼器的輸入譯碼器的輸入 一組二進制代碼一組二進制代碼譯碼器的輸出譯碼器的輸出一組高低電平信號一組高低電平信號&A1A0S1、2-4線譯碼器線譯碼器74LS139的內(nèi)部線路的內(nèi)部線路輸入輸入控制端控制端1Y0Y2Y3Y輸輸出出&A1A01Y0Y2Y3YSSAAY013SAAY012SAAY011SAAY0100m1m2m3m0S時譯碼器時譯碼器工作工作74LS139的功能表的功能表A1A01XX11110000111001101101011010111110S0Y1Y2Y

37、3Y“”表示低電平有效。表示低電平有效。2-4線譯碼器框圖線譯碼器框圖0A1AS3Y2Y1Y0YS1S10A11A10Y11Y12Y13Y10A11A10Y11Y12Y13Y1S20A21A20Y21Y22Y23Y2ccUGND3Y22Y21Y20Y21A20A2S274LS139管腳圖管腳圖一片一片74LS139中含兩個中含兩個2-4譯碼器譯碼器74LS138iiimSSSmSY3212、3線線8線譯碼器線譯碼器 74LS138內(nèi)部線路內(nèi)部線路321SSSS 0121AAAm 0120AAAm 0127AAAm 其中其中74LS138的真值表的真值表iiiimmSSSmSY3211S10S2

38、0S3時：時：當(dāng)當(dāng)3AAASSSY Y Y Y 74LS138012123Y Y Y Y 01234567 11010 1111111111174LS138的邏輯框圖的邏輯框圖1S10S20S3當(dāng)當(dāng) 時：譯碼器處于工作狀態(tài)時：譯碼器處于工作狀態(tài)iiiimmSSSmSY32100120mAAAY10121mAAAY20122mAAAY70127mAAAY例例1. 用譯碼器構(gòu)成函數(shù)發(fā)生器用譯碼器構(gòu)成函數(shù)發(fā)生器），（）（ 5 4 3 m Y C,B,A 543543543mmmmmmYYY Y0Y7Y6Y2Y1A0A1A2S1S3S274LS138Y3Y4Y5C B A100Y&CBACBA

39、BCAY譯碼器應(yīng)用舉例譯碼器應(yīng)用舉例BCACBCAF13456FACBCABCmmmmm6543165431YYYYYmmmmmF例例2.2. 使用使用3 3線線8 8線譯碼器實現(xiàn)邏輯函數(shù)：線譯碼器實現(xiàn)邏輯函數(shù)：解：由卡諾圖得解：由卡諾圖得邏輯函數(shù)的最小項形式為邏輯函數(shù)的最小項形式為對比函數(shù)與對比函數(shù)與3 3線線8 8線譯碼器輸出的邏輯表達式線譯碼器輸出的邏輯表達式電路邏輯圖電路邏輯圖例例3.用用74138構(gòu)成下列函數(shù)發(fā)生器構(gòu)成下列函數(shù)發(fā)生器12 AB A FCBCFABBC（） F1=m( 1，2，3，5 ) F2=m( 3，6，7 )解解: Y0Y7Y6Y2Y1A0A1A2S1S3S274

40、LS138Y3Y4Y5C B A100F1F2&【例例3 3】用用2 2個個3-83-8譯碼器組成譯碼器組成4-164-16譯碼器。譯碼器。 說明：用說明：用3-83-8譯碼器可組成譯碼器可組成4-164-16譯碼器或更大譯碼器或更大的譯碼器，這需要把使能輸入作為數(shù)據(jù)輸入。的譯碼器，這需要把使能輸入作為數(shù)據(jù)輸入。 Y0Y7Y6Y2Y1A0A1A2S1S3S274LS138Y3Y4Y51 0 0計數(shù)器計數(shù)器例例5：設(shè)計一個廣告流水燈電路。共有設(shè)計一個廣告流水燈電路。共有8個燈，要個燈，要求一亮七暗，且亮燈始終循環(huán)右移。求一亮七暗，且亮燈始終循環(huán)右移。74LS42：共有：共有16個引腳。個

41、引腳。2. 二二十進制譯碼器十進制譯碼器10個輸出個輸出:4個輸入：個輸入：A3A0；電源電源VCC；接地接地GND；90YY輸入輸入輸出輸出A3A2A1A0/y8/y7/y6/y5/y4/y3/y2/y1/y000001111111110000111111111010010111111101100111111110111010011111011110101111101111101101110111111011111011111111000101111111110010111111111表表3.16 二二十進制譯碼器十進制譯碼器74LS42真值表真值表9YYA0A1A2數(shù)碼顯示譯碼器數(shù)碼顯示譯

42、碼器譯譯碼碼器器YYYYYY驅(qū)驅(qū)動動器器YYYYYYYA3a數(shù)碼顯示器數(shù)碼顯示器bcdefgbcdefgabcdefga2. 2. 七段數(shù)字譯碼顯示系統(tǒng)七段數(shù)字譯碼顯示系統(tǒng)將輸入的將輸入的 BCD 碼譯成相應(yīng)輸出信號，碼譯成相應(yīng)輸出信號，以驅(qū)動顯示器顯示出相應(yīng)數(shù)字的電路。以驅(qū)動顯示器顯示出相應(yīng)數(shù)字的電路。 ( (一一) ) 數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意0101a數(shù)碼顯示器數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器譯譯碼碼器器YYYYYY驅(qū)驅(qū)動動器器YYYYYYYA3bcdefgabcdefga輸入輸入 BCD 碼碼輸出驅(qū)動七段數(shù)碼管顯示相應(yīng)

43、數(shù)字輸出驅(qū)動七段數(shù)碼管顯示相應(yīng)數(shù)字0001( (二二) )數(shù)碼顯示器簡介數(shù)碼顯示器簡介數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱數(shù)數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱數(shù)碼管。常用的有半導(dǎo)體數(shù)碼顯示器碼管。常用的有半導(dǎo)體數(shù)碼顯示器( (LED) )和液晶顯示器和液晶顯示器( (LCD) )等。它們由七段可發(fā)光的字段組合而成。等。它們由七段可發(fā)光的字段組合而成。 1. 七段半導(dǎo)體數(shù)碼七段半導(dǎo)體數(shù)碼顯示器顯示器( (LED) ) abcdefgDPag fCOMbce dCOMDPabcdefgDP發(fā)光字段，由管腳發(fā)光字段，由管腳 a g 電平控制是否發(fā)光。電平控制是否發(fā)光。小數(shù)點，需要時才點

44、亮。小數(shù)點，需要時才點亮。顯示的數(shù)字形式顯示的數(shù)字形式主要優(yōu)點：字形清晰、工作電壓低、體積小、可靠主要優(yōu)點：字形清晰、工作電壓低、體積小、可靠 性高、響應(yīng)速度快、壽命長和亮度高等。性高、響應(yīng)速度快、壽命長和亮度高等。 主要缺點：工作電流大，每字段工作電流約主要缺點：工作電流大，每字段工作電流約 10 mA 。 共陽接法共陽接法 共陰接法共陰接法 半導(dǎo)體數(shù)碼顯示器內(nèi)部接法半導(dǎo)體數(shù)碼顯示器內(nèi)部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V串接限流電阻串接限流電阻 a g 和和 DP 為低電平為低電平時才能點亮相應(yīng)發(fā)光段。時才能點亮相應(yīng)發(fā)光段。 a g 和和 DP

45、 為高電平為高電平時才能點亮相應(yīng)發(fā)光段。時才能點亮相應(yīng)發(fā)光段。共陽接法數(shù)碼顯示器需要配共陽接法數(shù)碼顯示器需要配用輸出低電平有效的譯碼器。用輸出低電平有效的譯碼器。 共陰接法數(shù)碼顯示器需要配共陰接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。用輸出高電平有效的譯碼器。RR共陽極共陽極共陰極共陰極( (三三) ) 用用74LS4874LS48驅(qū)動數(shù)碼顯示器驅(qū)動數(shù)碼顯示器 BS201A是由七個是由七個發(fā)光二極管組成的七發(fā)光二極管組成的七段熒光數(shù)碼管（另有段熒光數(shù)碼管（另有一個小數(shù)點顯示），一個小數(shù)點顯示），它采用共陰極電路。它采用共陰極電路。 74LS48是二是二-十進十進制制BCD碼譯碼器碼譯碼器/

46、驅(qū)驅(qū)動器。內(nèi)部邏輯結(jié)動器。內(nèi)部邏輯結(jié)構(gòu)先進行譯碼，后構(gòu)先進行譯碼，后進行驅(qū)動。進行驅(qū)動。 當(dāng)當(dāng)Ya-Yg中某一個或幾個為高電平時，相應(yīng)的中某一個或幾個為高電平時，相應(yīng)的發(fā)光二極管導(dǎo)通點亮，便顯示出發(fā)光二極管導(dǎo)通點亮，便顯示出0-9個數(shù)字。個數(shù)字。 74LS48的輸入還有的輸入還有三個控制信號：三個控制信號：用來熄滅器件顯示的用來熄滅器件顯示的0。 BI為熄滅信號為熄滅信號。BI=0時時， Ya-Yg為為0，不，不顯示數(shù)字顯示數(shù)字。LT為試燈信號為試燈信號。BI=1，LT=0時，七段時，七段都點亮都點亮。RBI為滅為滅0信號信號，表表3.17 3.17 共陰極七段發(fā)光數(shù)碼管及共陰極七段發(fā)光數(shù)碼管

47、及74LS4874LS48真值表真值表74LS48的輸入的輸入七段發(fā)光數(shù)碼管的輸入七段發(fā)光數(shù)碼管的輸入（74LS48的輸出）的輸出）數(shù)碼數(shù)碼管管輸出輸出D3D2D1D0abcdefg數(shù)字?jǐn)?shù)字顯示顯示0000111111000001011000010010110110120011111100130100011001140101101101150110001111163.5.2 3.5.2 編碼器編碼器(Encoder)(Encoder)編碼器的功能和譯碼器編碼器的功能和譯碼器(Decoder)的功能恰恰相反。的功能恰恰相反。編碼：對所處理的信息或數(shù)據(jù)賦于二進制代碼。編碼：對所處理的信息或數(shù)據(jù)賦于

48、二進制代碼。譯碼器由譯碼器由N個輸入產(chǎn)生個輸入產(chǎn)生2N個輸出。個輸出。編碼器由編碼器由2N個輸入，產(chǎn)生個輸入，產(chǎn)生N個輸出。個輸出。(1) 普通編碼器普通編碼器 (a)結(jié)構(gòu)框圖 （b）邏輯電路圖9個輸入端：個輸入端：I9-I1中每中每個輸入端接收一個代表十個輸入端接收一個代表十進制數(shù)符的信號，任意時進制數(shù)符的信號，任意時刻所有輸入線中只允許一刻所有輸入線中只允許一個輸入線上有信號。個輸入線上有信號。4個輸出端：個輸出端：D3,D2,D1,D0組成一組二進組成一組二進制碼。制碼。邏輯表達式如下：邏輯表達式如下：D3= I8+ I9D2= I4+ I5+ I6+ I7D1= I2+ I3+ I6+

49、 I7D0= I1+ I3+ I5+ I5+ I9【例例3】 I9=1時，時，D3D2D1D0=1001=(9)10 I6=1時，時，D3D2D1D0=0110=(6)10 缺點：在任何時刻，所有輸入線中只充許一個缺點：在任何時刻，所有輸入線中只充許一個 輸入線上有信號，否則編碼器將發(fā)生混亂。輸入線上有信號，否則編碼器將發(fā)生混亂。解決方法：采用優(yōu)先編碼器。設(shè)計時預(yù)先對所解決方法：采用優(yōu)先編碼器。設(shè)計時預(yù)先對所有輸入按優(yōu)先順序進行排隊，當(dāng)多個輸入同時有輸入按優(yōu)先順序進行排隊，當(dāng)多個輸入同時有效時，只對其中優(yōu)先級別最高的輸入信號編有效時，只對其中優(yōu)先級別最高的輸入信號編碼，而對級別較低的輸入信號不

50、預(yù)理睬。碼，而對級別較低的輸入信號不預(yù)理睬。 （3）優(yōu)先編碼器（）優(yōu)先編碼器（74LS148） 不同于普通編碼器，它允許多個輸入線上同時不同于普通編碼器，它允許多個輸入線上同時有信號。有信號。 如何解決混亂？如何解決混亂？ 答：按優(yōu)先順序進行排隊，僅對優(yōu)先級別最高的答：按優(yōu)先順序進行排隊，僅對優(yōu)先級別最高的輸入信號編碼。輸入信號編碼。 74LS14874LS148是是8 8：3 3線優(yōu)先編碼器。線優(yōu)先編碼器。74LS148真值表真值表邏輯表達式邏輯表達式642164365776543217654376570IIIIIIIIIIIIIIIIIIIIIIIIIIY54254367765432765

51、437671IIIIIIIIIIIIIIIIIIIIIIY456776547657672IIIIIIIIIIIIIIY3-6 數(shù)據(jù)比較器和加法器數(shù)據(jù)比較器和加法器3.6.1 數(shù)據(jù)比較器數(shù)據(jù)比較器（一）基礎(chǔ)知識（一）基礎(chǔ)知識 二進制比較器二進制比較器(Binary Comparator)是提供關(guān)是提供關(guān)于兩個二進制操作數(shù)之間關(guān)系信息的邏輯電路。于兩個二進制操作數(shù)之間關(guān)系信息的邏輯電路。 兩個數(shù)的比較有三種情況：兩個數(shù)的比較有三種情況：A等于等于B，A大于大于B，A小于小于B。 考慮考慮A和和B都是一位二進制數(shù)，構(gòu)成比較器的都是一位二進制數(shù)，構(gòu)成比較器的真值表如下：真值表如下：一位比較器真值表一位

52、比較器真值表ABA=BABABAB) (AB)Si12Si22So12So22Si11Si21So11So21Si10Si20So10So20Si13Si23So13So23譯碼邏輯(ABi11AiBAB)(ABABF FABABAB，ABABBi i（L Li i） 輸出端輸出端F FABAB=1=1，其它輸出端都輸出其它輸出端都輸出0 0； A Ai iBBi i（MMi i）輸出端）輸出端F FABABABFAB3L3 100A3B2L2 100A3=B3G3A2B1L1 100A3=B3G3A2=B2G2A1B0L0 100A3=B3G3A2=B2G2A1=B1G1A0BAB端為端為0

53、 0，A=BA=B端為端為1 1，ABABAB端接端接F FABAB端，端， A=BA=B端接端接F FA=BA=B端，端， ABAB 端接端接F FABAB端。端?！窘饨狻績善瑑善?4LS8574LS85構(gòu)成八位二進制數(shù)據(jù)比較器連線圖構(gòu)成八位二進制數(shù)據(jù)比較器連線圖3-6-2器器（1 1）加法器）加法器 完成兩個一位二進制數(shù)加法完成兩個一位二進制數(shù)加法( (不考慮低位不考慮低位的進位的進位) )的電路稱為半加器。所以輸入端有兩的電路稱為半加器。所以輸入端有兩個個( (加數(shù)加數(shù)B Bi i和被加數(shù)和被加數(shù)A Ai i) )，輸出端也有兩個輸出端也有兩個( (本位本位和和S Si i和向高位的進位

54、和向高位的進位C Ci i) )加法器是計算機的重要部件之一，它是完成加法器是計算機的重要部件之一，它是完成算術(shù)加法運算的邏輯單元電路。算術(shù)加法運算的邏輯單元電路。 （2 2）半加器）半加器 半加器的真值表、邏輯表達式和電路如下：半加器的真值表、邏輯表達式和電路如下：AiBiCiSi00011011iiiiiiiBABABAS iiiBAC 0 00 00 10 10 10 11 01 0 完成兩個一位完成兩個一位二進制數(shù)加法，并二進制數(shù)加法，并且考慮低位來的進且考慮低位來的進位的電路稱為全加位的電路稱為全加器。所以輸入端有器。所以輸入端有三個三個( (加數(shù)加數(shù)B Bi i和被加和被加數(shù)數(shù)A

55、Ai i還有低位來的還有低位來的進位進位C Ci-1i-1) )，輸出端輸出端仍有兩個仍有兩個( (本位和本位和S Si i和向高位的進位和向高位的進位C Ci i) )1 1）全加器真值表）全加器真值表（3 3）全加器）全加器 AiBiCi-1CiSi0000000101010010111010001101 1011010111112 2）全加器邏輯表達式）全加器邏輯表達式1iii1iii1iii1iiiiCBACBACBACBAS 1iiii1iiiCBBACAC 3 3）全加器邏輯電路）全加器邏輯電路1iii1iii1iii1iii1iii1iii1iiiiCBACBA)CB(ACBAC

56、BACBACBASii1iiiii1iii1iii1iii1iii1iii1iiiiBAC)BA(BACBACBACBACBACBACBAC AiBiCi-1CiSi0000000101010010111010001101 101101011111（4 4）用半加器實現(xiàn)全加器）用半加器實現(xiàn)全加器 真值表真值表函數(shù)達式表函數(shù)達式表1iiiiCBAS ii1iiiiBAC)BA(C 實現(xiàn)的邏輯圖實現(xiàn)的邏輯圖對于對于n位的操作數(shù)位的操作數(shù)要用要用n個全加器。個全加器。（5 5）（四位）串行加法器）（四位）串行加法器 直接將四個全加器串接起來就可以組成四直接將四個全加器串接起來就可以組成四位串行進位加

57、法器。位串行進位加法器。 串行加法器的優(yōu)點是：電路簡單、連線方便。串行加法器的優(yōu)點是：電路簡單、連線方便。 缺點是：高位的運算必須要等到低位運算完缺點是：高位的運算必須要等到低位運算完畢后，有一個進位送上來才能作高位的運算。因畢后，有一個進位送上來才能作高位的運算。因此運算速度非常慢。如果每通過一個全加器產(chǎn)生此運算速度非常慢。如果每通過一個全加器產(chǎn)生二級門的延遲，那么總延時是二級門的延遲，那么總延時是8 8級。級。 計算機的運算必須在一個節(jié)拍內(nèi)完成，那么計算機的運算必須在一個節(jié)拍內(nèi)完成，那么一個節(jié)拍的時間必須大于最長的傳輸延遲時間。一個節(jié)拍的時間必須大于最長的傳輸延遲時間。 運算規(guī)則是先作低位

58、的加法然后依次向高位進運算規(guī)則是先作低位的加法然后依次向高位進行直至加法完成。行直至加法完成。 利用超前進位電路，在輸入了所有的加數(shù)和被利用超前進位電路，在輸入了所有的加數(shù)和被加數(shù)后，直接產(chǎn)生進位信息并送入各全加器中。加數(shù)后，直接產(chǎn)生進位信息并送入各全加器中。 由全加器第由全加器第i i位的進位公式得知：位的進位公式得知：所以：所以：110111BACBACii1iiiiBAC)BA(C 221222BACBAC（6 6）（四位）并行加法器：）（四位）并行加法器：74LS28374LS283 設(shè)設(shè): :iiiiiiBAG),B(AP則：則：0111CPGC0121221222CPPGPGCPG

59、C01231232332333CPPPGPPGPGCPGC0123412342343443444CPPPPGPPPGPPGPGCPGC4C0C的表達式說明，最低位的進位符號的表達式說明，最低位的進位符號進位，加快了加法器的運算速度。進位，加快了加法器的運算速度。 4C可以直接傳送到最高位可以直接傳送到最高位上，這稱為超前上，這稱為超前 74LS28374LS283四位超前進位加法器邏輯圖四位超前進位加法器邏輯圖常用的集成四位并行進位加法器常用的集成四位并行進位加法器（TTLTTL型）型）用兩片用兩片74837483芯片構(gòu)成一個八位二進制數(shù)加法器芯片構(gòu)成一個八位二進制數(shù)加法器(A(A7 7A A

60、6 6A A5 5A A4 4A A3 3A A2 2A A1 1A A0 0+B+B7 7B B6 6B B5 5B B4 4B B3 3B B2 2B B1 1B B0 0) )。低四位的進位輸出與高四位的進位輸入相連接；低四位的進位輸出與高四位的進位輸入相連接；低四位的進位輸入的接低四位的進位輸入的接“0” 0” 。( (最低位沒有更最低位沒有更低的位進位低的位進位) )【例例】【解解】3-73-7器器利用奇利用奇( (偶偶) )校驗方法進行檢錯的組合邏輯校驗方法進行檢錯的組合邏輯電路稱為奇偶校驗器。電路稱為奇偶校驗器。（1）奇偶校驗器：）奇偶校驗器： （2）74LS280發(fā)送端監(jiān)督位信號發(fā)送端監(jiān)督位信號 87654