集成電路三維封裝芯片疊層工藝過程和評價要求編制說明

1、國家標準 集成電路三維封裝芯片疊層工藝過程和評價要求 (征求意見稿 )編制說明1 工作 簡況1.1 任務來源本項目是2018年國家標準委下達的軍民通用化工程標準項目中的一項，本國家標準的制定任務已列入2018年國家標準制修訂項目， 項目名稱為 集成電路三維封芯片疊層工藝過程和評價要求，項目編號為：* 。本標準由中國電子科技集團公司第五十八研究所負責組織制定，標準歸口單位為全國半導體器件標準化技術委員會集成電路分技術委員會（ TC78/SC2 ）。1.2起草單位簡介中國電子科技集團公司第五十八研究所為我國超大規(guī)模集成電路制造的骨干研制單位，長期從事軍用超大規(guī)模集成電路（特別是軍用ASIC 、CP

2、U 、 DSP 等）的科研開發(fā)與批量生產，擁有產品設計、掩模制造、芯片制造、封裝、測試及可靠性檢驗等較為完整的軍用集成電路產業(yè)鏈。1.3主要工作過程接到編制任務，項目牽頭單位中國電子科技集團公司第五十八研究所成立了標準編制組，中科院微電子研究所、華進半導體封裝先導技術研發(fā)中心有限公司、中國電子科技集團公司第十三研究所等相關單位參與標準編制工作。編制組落實了各單位職責，并制定編制計劃。編制組查找了國際、 國內三維集成電路封裝相關標準， 認真研究了現(xiàn)行集成電路標準體系和相關標準技術內容，在此基礎上形成了標準草案。2 標準編制原則和確定主要內容的論據(jù)及解決的主要問題2.1本標準制定原則本標準遵循 “

3、科學性、實用性、統(tǒng)一性、規(guī)范性 ”的原則進行編制，依據(jù) GB/T 1.1-2009 規(guī)則起草，確立了本標準的范圍、規(guī)范性引用文件、術語和定義。2.2標準的主要內容與依據(jù)本標準的定位本標準是三維（3D）集成電路（ IC）封裝系列標準中的一項，規(guī)定了芯片疊層工藝過程的一般要求和所使用的原材料、 設備、工藝流程、關鍵工藝要求及評價要求， 適用于集成電路三維封裝中適用于集成電路三維封裝中使用粘結工藝及倒裝工藝進行的芯片堆層工藝。關于引用文件1GB/T 25915.1-2010潔凈室及相關受控環(huán)境第 1 部分：空氣潔凈度等級GJB 548B-2005微電子器件試驗方法和程序GB/T 35005-2018

4、 集成電路倒裝焊試驗方法GJB 3007防靜電工作區(qū)技術要求GB/T XXXX-20XX 集成電路三維封裝術語和定義（報批稿）。術語和定義引用 GB/T XXXX-20XX 集成電路三維封裝術語和定義（報批稿）中的相關規(guī)定。帶凸點圓片劃片工藝目前在國內， 還沒有集成電路三維封裝芯片疊層工藝過程和評價要求的相關標準，一定程度上影響了集成電路三維封裝的發(fā)展。本標準的編制將形成統(tǒng)一的集成電路三維封裝工藝要求， 合理有效的指導工藝，提高行業(yè)整體工藝成品率。在制定過程中，聯(lián)合封裝行業(yè)的相關單位，開展研討和試驗驗證，進行互相學習及技術交流，帶動行業(yè)的發(fā)展，帶來更廣泛的社會效益。引線鍵合類芯片疊層工藝流程見

5、圖1：第二層芯片安裝固化粘接材料準備工藝準備第一層芯片安裝固化墊片安裝固化鍵合第二層芯片安裝固化鍵合檢驗芯片準備鍵合第二層芯片安裝固化圖 1 引線鍵合類芯片疊層工藝流程圖倒裝類芯片疊層工藝流程見圖 2：焊接材料準備助焊劑沾取裝片回流底填工藝準備芯片準備固化清洗檢驗貼膜（底填膜）裝片回流底填材料準備圖 2倒裝類芯片疊層工藝流程圖本標準第 5 章對帶芯片疊層工藝進行了詳細說明，并對芯片疊層工藝后各工步的評價要點做出明確要求。3 主要試驗（或驗證）情況分析無。4 知識產權說明無。5 采用國際標準和國外先進標準情況2無。6 與現(xiàn)行相關法律、法規(guī)、規(guī)章及相關標準的協(xié)調性本標準不違反現(xiàn)行的法律、法規(guī)和規(guī)章。與GB/T25915.1-2010潔凈室及相關受控環(huán)境 第 1部分：空氣潔凈度等級、 GJB 548B-2005 微電子器件試驗方法和程序、 GJB 3007 防靜電工作區(qū)技術要求以及 GB/TXXXX-20XX 集成電路 三維封裝 術語和定義（報批稿）協(xié)調一致，本標準是三維集成電路封裝系列標準的一項，可以健全現(xiàn)有集成電路標準體系。7 重大分歧意見的處理經過和依據(jù)無。8 標準性質的