組合邏輯電路ppt課件PPT課件學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1組合組合(zh)邏輯電路邏輯電路ppt課件課件PPT課件課件第一頁，共99頁。24.1組合(zh)邏輯電路的分析主要內(nèi)容：組合邏輯電路的概念(ginin)組合邏輯電路的一般分析方法分析組合邏輯電路的幾個(gè)例子第1頁/共99頁第二頁，共99頁。34.1.1組合(zh)邏輯電路的定義如果一個(gè)邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出值僅僅取決于該時(shí)刻各輸入值的組合(zh)，而與它們以前的狀態(tài)無關(guān)，這樣的邏輯電路稱為組合(zh)邏輯電路。 組合(zh)邏輯電路的輸出與輸入之間可以用如下邏輯函數(shù)表示： ),(21niiXXXfF ( i=1,2,m)第2頁/共99頁第三頁，共99頁。4組合邏輯電路框圖(k

2、ungt)如下圖所示： 組合邏輯電路的特點(diǎn)如下：（1）由邏輯門電路組成， （2）輸出與輸入(shr)之間不存在反饋回路。第3頁/共99頁第四頁，共99頁。54.1.2 組合邏輯電路的分析(fnx)步驟組合邏輯電路的分析步驟如下：（1）根據(jù)給定的邏輯電路，寫出輸出邏輯函數(shù)(hnsh)表達(dá)式；（2）化簡邏輯電路的輸出邏輯函數(shù)(hnsh)表達(dá)式；（3）根據(jù)化簡后的輸出邏輯函數(shù)(hnsh)表達(dá)式列出真值表；（4）由真值表確定電路的邏輯功能(難點(diǎn))。組合邏輯電路的分析： 已知邏輯電路，要求確定(qudng)輸出與輸入之間的邏輯關(guān)系，進(jìn)而確定(qudng)電路的邏輯功能。第4頁/共99頁第五頁，共99頁。

3、64.1.3 組合邏輯電路(lu j din l)的分析舉例1. 單輸出組合邏輯電路(lu j din l)的分析例4-1 已知邏輯電路(dinl)如圖所示，分析該電路(dinl)邏輯功能。 第5頁/共99頁第六頁，共99頁。7解：（1）根據(jù)給定的邏輯電路(lu j din l)，寫出邏輯函數(shù)表達(dá)式1PABC21PP AABC A31PP BABC B41PP CABC C234FPPPABC AABC BABC C第6頁/共99頁第七頁，共99頁。8（2）化簡邏輯電路的輸出(shch)函數(shù)表達(dá)式FABC AABC BABC CABCABCABCABC（3）根據(jù)化簡后的邏輯(lu j)函數(shù)表達(dá)

4、式可列出真值表。（4）邏輯功能評(píng)述觀察真值表中F為1時(shí)的規(guī)律：只有當(dāng)A、B、C這三個(gè)變量都為相同值時(shí)，輸出F為1，否則(fuz)為0。因此，該電路稱為“判一致電路”。 第7頁/共99頁第八頁，共99頁。9例4-2已知邏輯電路(lu j din l)如圖所示，分析該電路邏輯功能。 第8頁/共99頁第九頁，共99頁。102多輸出組合邏輯電路(lu j din l)的分析例4-3 已知邏輯電路如下圖所示，分析(fnx)該電路的邏輯功能。第9頁/共99頁第十頁，共99頁。11解：（1）根據(jù)給定的邏輯(lu j)電路，寫出所有輸出邏輯(lu j)函數(shù)表達(dá)式并對(duì)其進(jìn)行變換：1LA B2LA BA BA B

5、3LA B第10頁/共99頁第十一頁，共99頁。12 （2）根據(jù)化簡后的邏輯(lu j)函數(shù)表達(dá)式列出真值表（3）邏輯功能(gngnng)評(píng)述 該電路是一位二進(jìn)制數(shù)比較器：當(dāng)AB時(shí)，L21；當(dāng)AB時(shí)，L11；當(dāng)AB時(shí)，L31。注意在確定該電路的邏輯功能(gngnng)時(shí)，輸出函數(shù)L1、L2、L3不能分開考慮。第11頁/共99頁第十二頁，共99頁。134.2組合邏輯電路(lu j din l)的設(shè)計(jì)主要(zhyo)內(nèi)容：組合邏輯電路的一般設(shè)計(jì)步驟設(shè)計(jì)組合邏輯電路的幾個(gè)實(shí)例用小規(guī)模集成電路（邏輯門電路）實(shí)現(xiàn)組合邏輯電路的邏輯功能第12頁/共99頁第十三頁，共99頁。144.2.1組合邏輯電路的一般

6、(ybn)設(shè)計(jì)步驟組合邏輯電路的設(shè)計(jì)步驟如下： （1）將實(shí)際邏輯問題進(jìn)行邏輯抽象：確定輸入、輸出變量；分別對(duì)輸入、輸出變量進(jìn)行邏輯賦值，即確定0、1的具體(jt)含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系列出真值表。（難點(diǎn)） （2）根據(jù)真值表寫出相應(yīng)的邏輯函數(shù)表達(dá)式。 （3）將邏輯函數(shù)表達(dá)式化簡，并轉(zhuǎn)換成所需要的形式。 （4）根據(jù)最簡邏輯函數(shù)表達(dá)式畫出邏輯電路圖。第13頁/共99頁第十四頁，共99頁。154.2.2組合(zh)邏輯電路的設(shè)計(jì)舉例例4-4 用“與非”門設(shè)計(jì)一個(gè)三變量“多數(shù)表決電路”。解：（1）進(jìn)行(jnxng)邏輯抽象，建立真值表： 用A、B、C表示參加表決的輸入變量，“1”代表贊成

7、，“0”代表反對(duì)，用F表示表決結(jié)果，“1”代表多數(shù)贊成，“0”代表多數(shù)反對(duì)。根據(jù)題意，列真值表。第14頁/共99頁第十五頁，共99頁。16（2）根據(jù)(gnj)真值表寫出邏輯函數(shù)的“最小項(xiàng)之和”表達(dá)式： ABCCABCBABCAF（3）將上述(shngsh)表達(dá)式化簡，并轉(zhuǎn)換成與非形式 ABACBCABACBCABCCABCBABCAF（4）根據(jù)(gnj)邏輯函數(shù)表達(dá)式畫出邏輯電路圖如下： 第15頁/共99頁第十六頁，共99頁。17例4-5某同學(xué)參加四門課程考試，規(guī)定如下：（1）課程A及格得1分，不及格得0分；（2）課程B及格得2分，不及格得0分；（3）課程C及格得4分，不及格得0分；（4）課程

8、D及格得5分，不及格得0分；若總得分大于8分（含8分），就可結(jié)業(yè)。試用(shyng)“或非”門設(shè)計(jì)實(shí)現(xiàn)上述要求的邏輯電路。第16頁/共99頁第十七頁，共99頁。18由卡諾圖可得：()()FACBC D（1）第17頁/共99頁第十八頁，共99頁。19（2）將函數(shù)(hnsh)表達(dá)式轉(zhuǎn)換成或非形式()()FAC BC D()()FACBCD（3）根據(jù)邏輯(lu j)函數(shù)表達(dá)式畫出邏輯(lu j)電路圖第18頁/共99頁第十九頁，共99頁。20集成電路(jchng-dinl)“與或”門：第19頁/共99頁第二十頁，共99頁。21集成電路(jchng-dinl)“與或非”門：第20頁/共99頁第二十一頁

9、，共99頁。22例4-6 長江大學(xué)(dxu)大學(xué)(dxu)東、西兩校區(qū)舉行聯(lián)歡會(huì)，入場(chǎng)券分紅、黃兩種，東校區(qū)學(xué)生持紅票入場(chǎng)，西校區(qū)學(xué)生持黃票入場(chǎng)。會(huì)場(chǎng)入口處設(shè)一自動(dòng)檢票機(jī)：符合條件者可放行，否則不準(zhǔn)入場(chǎng)。試設(shè)計(jì)該邏輯電路。第21頁/共99頁第二十二頁，共99頁。23例4-7 書p130設(shè)計(jì)一個(gè)(y )指示特快、直快和慢車等待進(jìn)站的邏輯電路：其優(yōu)先級(jí)依次為：特快、直快和慢車；3個(gè)指示燈發(fā)亮分別對(duì)應(yīng)允許特快、直快和慢車進(jìn)站。第22頁/共99頁第二十三頁，共99頁。244.3 編碼器主要內(nèi)容：編碼器的概念優(yōu)先(yuxin)編碼器的概念典型的TTL編碼器集成電路74LS148、74LS147和CMOS

10、編碼器集成電路CD4532第23頁/共99頁第二十四頁，共99頁。254.3.1編碼器的概念(ginin) 將具有特定含義的信息（數(shù)字(shz)或符號(hào)）編成相應(yīng)的若干位二進(jìn)制代碼的過程，稱為編碼。實(shí)現(xiàn)編碼功能的電路稱為編碼器。M個(gè)輸入(shr)端：分別代表不同含義的M個(gè)輸入(shr)信號(hào)；n個(gè)輸出端：對(duì)應(yīng)每個(gè)輸入(shr)信號(hào)的n位代碼。第24頁/共99頁第二十五頁，共99頁。26編碼過程：對(duì)某個(gè)輸入信號(hào)進(jìn)行編碼，就是使該信號(hào)輸入端有效，同時(shí)使其他信號(hào)輸入端無效。這時(shí)編碼器輸出(shch)端并行輸出(shch)對(duì)應(yīng)的n位二進(jìn)制代碼。 輸入(shr)信號(hào)有效分為兩種：高電平有效和低電平有效。 結(jié)

11、論：編碼器在任何時(shí)刻只能對(duì)一個(gè)輸入(shr)端信號(hào)進(jìn)行編碼。即不允許兩個(gè)或兩個(gè)以上輸入(shr)端同時(shí)存在有效信號(hào)。 第25頁/共99頁第二十六頁，共99頁。274.3.2二進(jìn)制編碼器 用n位二進(jìn)制代碼對(duì)M=2n個(gè)信號(hào)(xnho)進(jìn)行編碼的電路稱為二進(jìn)制編碼器。 1三位二進(jìn)制編碼器假設(shè)：該編碼(bin m)器的輸入端采用高電平有效進(jìn)行編碼(bin m)。根據(jù)編碼(bin m)器的定義，可得到其真值表： 第26頁/共99頁第二十七頁，共99頁。28輸輸 入入 輸輸 出出 I0 I1 I2 I3 I4 I5 I6 I7 C B A1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 00 0

12、 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1真值表第27頁/共99頁第二十八頁，共99頁。297654IIIIC7632IIIIB7531IIIIA第28頁/共99頁第二十九頁，共99頁。30 根據(jù)上述各表達(dá)式可直接(zhji)畫出3位二進(jìn)制編碼器的邏輯電路圖。 第29頁/共99頁第三十頁，共99頁。312優(yōu)先(yuxin)編碼器 與普通編碼器不同(b tn)，優(yōu)先編碼器允許多個(gè)輸入信

13、號(hào)同時(shí)有效，但存在優(yōu)先編碼級(jí)別。即：當(dāng)多個(gè)輸入端信號(hào)都有效時(shí)，僅對(duì)優(yōu)先級(jí)別最高的輸入信號(hào)進(jìn)行編碼。輸輸 入入輸輸 出出I0I1I2I3Y1Y0100000100011010111（1）輸入(shr)編碼信號(hào)是高電平有效，還是低電平有效？（2）輸入(shr)編碼信號(hào)優(yōu)先級(jí)從高到低是（ ）？第30頁/共99頁第三十一頁，共99頁。32 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 I4 I5 I6 I7 EI Y2 Y1 GND VCC EO GS I3 I2 I1 I

14、0 Y0 集成電路(jchng-dinl)優(yōu)先編碼器TTLCMOS第31頁/共99頁第三十二頁，共99頁。3374LS148的真值表（可從集成電路(jchng-dinl)手冊(cè)中查到）： 從真值表中可獲取如下信息：編碼信號(hào)輸入腳、代碼輸出腳 和其它 輔助信號(hào)腳；編碼信號(hào)輸入腳是低電平還是高電平有效？代碼輸出腳是原碼還是反碼(fn m)輸出？編碼信號(hào)輸入腳的優(yōu)先級(jí)別？ 集成電路的基本邏輯功能？集成電路的其它輔助功能？第32頁/共99頁第三十三頁，共99頁。34優(yōu)先(yuxin)編碼器74148的邏輯功能表 輸輸 入入輸輸 出出 EI01234567A2A1A0CSEOHHHHHHLHHHHHHHH

15、HHHHLLLLLLLHLLHLLHLHLLHHLHLLHLLHHHLHHLHLLHHHHHLLLHLLHHHHHHLHLHLLHHHHHHHHLLHLLHHHHHHHHHHLHEI=1，電路(dinl)不工作，CS = EO =1， A2 A1 A0 =111 EI=0，電路(dinl)工作，無有效低電平輸入， A2 A1 A0 =111， CS = 1，EO=0 ；EI=0，電路工作，輸入07分別有低電平輸入時(shí)，A2 A1 A0為07的編碼輸出，CS =0 ， EO =1。 第33頁/共99頁第三十四頁，共99頁。35該編碼器有8個(gè)信號(hào)(xnho)輸入端、3個(gè)代碼輸出端、1個(gè)輸入使能端、1

16、個(gè)輸出使能端和1個(gè)輸出擴(kuò)展端：（1）74LS148輸入端為低電平有效，輸出端以反碼的形式表示。（2）EI為輸入使能端。低電平有效。 EI=1時(shí)不管輸入端是否有效，輸出端均為高電平，編碼器處于“非工作狀態(tài)”；而EI=0時(shí)，編碼器處于“工作狀態(tài)”。（3）EO為輸出使能端，低電平有效。當(dāng)EI=0且輸入端無有效信號(hào)(xnho)時(shí)，EO=0。故EO=0實(shí)際上表示編碼器處于工作狀態(tài)，但此時(shí)“無編碼信號(hào)(xnho)輸入”。（4）CS為輸出擴(kuò)展端，低電平有效。當(dāng)編碼器處于工作狀態(tài)且“有編碼信號(hào)(xnho)輸入”時(shí)，CS0。故CS的低電平實(shí)際上表示編碼器處于工作狀態(tài)，且“有編碼信號(hào)(xnho)輸入”?？偨Y(jié)(zn

17、gji)第34頁/共99頁第三十五頁，共99頁。36（1）分析CMOS優(yōu)先編碼器CD4532的各種功能。真值表見書P140和下頁 （2）編碼器的仿真軟件(run jin)演示第35頁/共99頁第三十六頁，共99頁。37 優(yōu)先(yuxin)編碼器CD4532功能表輸輸 入入輸輸 出出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL為什么要設(shè)計(jì)GS、EO輸出(shch)信號(hào)？第36頁/

18、共99頁第三十七頁，共99頁。384.3.3二十進(jìn)制編碼器 用二進(jìn)制碼表示(biosh)十進(jìn)制數(shù)的編碼器稱為二十進(jìn)制編碼器或BCD碼編碼器。第37頁/共99頁第三十八頁，共99頁。39 由真值表可知，可對(duì)09進(jìn)行(jnxng)編碼。 如何對(duì)0 編碼？ 74LS147真值表第38頁/共99頁第三十九頁，共99頁。404.3.4 編碼器應(yīng)用(yngyng)舉例例1 用二片8-3線優(yōu)先編碼器74LS148擴(kuò)展(kuzhn)為 16-4線優(yōu)先編碼器，邏輯電路圖如圖所示。試分析其工作原理。 第39頁/共99頁第四十頁，共99頁。41例2 如圖所示 是用十個(gè)按鍵、74LS147及非門(fi mn)組成的一

19、個(gè)簡單的鍵盤編碼器，試分析其工作原理。第40頁/共99頁第四十一頁，共99頁。424.4譯碼器主要(zhyo)內(nèi)容譯碼器的概念三位二進(jìn)制集成譯碼器74LS138(74HC138)二-十進(jìn)制集成譯碼器74LS42 (74HC42)用集成譯碼器實(shí)現(xiàn)邏輯函數(shù)共陰極和共陽極數(shù)碼顯示管顯示譯碼器74LS47、74LS48和CD4511(74HC4511)第41頁/共99頁第四十二頁，共99頁。434.4.1譯碼器的概念(ginin) 把具有特定含義的二進(jìn)制代碼“翻譯”成數(shù)字或字符的過程稱為(chn wi)譯碼，實(shí)現(xiàn)譯碼操作的電路稱為(chn wi)譯碼器。 根據(jù)功能可分為：二進(jìn)制譯碼器、BCD碼譯碼器和

20、顯示譯碼器。 第42頁/共99頁第四十三頁，共99頁。44n個(gè)輸入端：代表一組具有特定含義的n位二進(jìn)制代碼M個(gè)輸出端：分別對(duì)應(yīng)輸入端的不同代碼所表示(biosh)的信息。譯碼過程：當(dāng)輸入端輸入一組n位二進(jìn)制代碼時(shí)， M個(gè)輸出端中就有一個(gè)（且只有一個(gè)）輸出端有效，而其他輸出端均無效。第43頁/共99頁第四十四頁，共99頁。45結(jié)論：譯碼器在任何時(shí)刻只有一個(gè)輸出端有效，該輸出端代表此時(shí)輸入(shr)端二進(jìn)制代碼所表示的信息。 輸入(shr)信號(hào)有效分為兩種：高電平有效和低電平有效。 第44頁/共99頁第四十五頁，共99頁。464.4.2二進(jìn)制譯碼器 常見(chn jin)的MSI集成譯碼器有2線-

21、4線（ 74LS139 ）、3線-8線（74LS138/74HC138）和4線-10線譯碼器（ 74LS42 ）。第45頁/共99頁第四十六頁，共99頁。4774LS138的真值表（可從集成電路(jchng-dinl)手冊(cè)中查到）：從真值表中可獲取如下信息：分清 輸入腳、輸出腳 和 控制腳；輸出腳是低電平還是高電平有效？各輸出端的邏輯表達(dá)式？集成電路(jchng-dinl)的基本邏輯功能？控制腳的邏輯功能？第46頁/共99頁第四十七頁，共99頁。4874138集成(j chn)譯碼器功能表輸輸 入入輸輸 出出G G1 1G G2A2AG G2B2BA A2 2A A1 1A A0 0Y Y0

22、0Y Y1 1Y Y2 2Y Y3 3Y Y4 4Y Y5 5Y Y6 6Y Y7 7H HH HH HH HH HH HH HH HH HX XH HH HH HH HH HH HH HH HH HL LH HH HH HH HH HH HH HH HH HL LL LL LL LL LL LH HH HH HH HH HH HH HH HL LL LL LL LH HH HL LH HH HH HH HH HH HH HL LL LL LH HL LH HH HL LH HH HH HH HH HH HL LL LL LH HH HH HH HH HL LH HH HH HH HH HL

23、LL LH HL LL LH HH HH HH HL LH HH HH HH HL LL LH HL LH HH HH HH HH HH HL LH HH HH HL LL LH HH HL LH HH HH HH HH HH HL LH HH HL LL LH HH HH HH HH HH HH HH HH HH HL L第47頁/共99頁第四十八頁，共99頁。49 A2、A1、A0為二進(jìn)制譯碼輸入端；Y0Y7為譯碼輸出端（低電平有效(yuxio)）；G1、G2A、G2B為選通控制端：當(dāng)G11、G2A+G2B= 0 時(shí)，譯碼器處于工作狀態(tài)； 當(dāng)G10或G2A+G2B = 1時(shí)，譯碼器處于禁止

24、狀態(tài)； 各輸出端的邏輯表達(dá)式：一個(gè)3線8線譯碼器能產(chǎn)生(chnshng)三變量函數(shù)的全部最小項(xiàng)的非。第48頁/共99頁第四十九頁，共99頁。5074138的應(yīng)用(yngyng)舉例例 用74138組成脈沖(michng)信號(hào)變換電路 A B C C B A 74138 +5V E G1 G2A G2B Y1 Y0 Y2 Y3 Y5 Y6 Y7 Y4 A B C E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3 第49頁/共99頁第五十頁，共99頁。514.4.3二十進(jìn)制譯碼器 將輸入的4位8421BCD碼翻譯成09十個(gè)十進(jìn)制數(shù)的電路(dinl)稱為二-十進(jìn)制譯碼器。輸入(shr)：0000-

25、1001A1A0A2A3輸出Y0Y9第50頁/共99頁第五十一頁，共99頁。52第51頁/共99頁第五十二頁，共99頁。53功 能 表十進(jìn)十進(jìn)制數(shù)制數(shù)BCD輸入輸入輸輸 出出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL對(duì)于BCD代碼以外的偽碼（10101111這6個(gè)代碼）Y0 Y9 均無

26、低電平信號(hào)(xnho)產(chǎn)生。 第52頁/共99頁第五十三頁，共99頁。5401239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY由4線-10線譯碼器74LS42的真值表可知(k zh)，74LS42的輸出邏輯表達(dá)式為第53頁/共99頁第五十四頁，共99頁。554.4.4用譯碼器實(shí)現(xiàn)(shxin)邏輯函數(shù)原理： 對(duì)于二進(jìn)制譯碼器，其輸出端產(chǎn)生輸入端變量的全部最小項(xiàng)（或最小項(xiàng)的非）； 而任何一個(gè)邏輯函數(shù)都可變換為若干個(gè)最小項(xiàng)之和的形式； 因此

27、，利用二進(jìn)制譯碼器加上門電路可以(ky)實(shí)現(xiàn)單輸出或多輸出的任何邏輯函數(shù)。第54頁/共99頁第五十五頁，共99頁。564.4.4用譯碼器實(shí)現(xiàn)(shxin)邏輯函數(shù)例 用譯碼器74LS138和與非門實(shí)現(xiàn)(shxin)邏輯函數(shù)： F（A，B，C）=AB+BC例 用譯碼器74LS138和與非門設(shè)計(jì)(shj)一位加法器電路。第55頁/共99頁第五十六頁，共99頁。574.4.5顯示(xinsh)譯碼器 顯示譯碼器是不同于上述譯碼器特點(diǎn)的另一種譯碼器。它可將二進(jìn)制代碼表示的數(shù)字、符號(hào)通過(tnggu)數(shù)碼顯示器顯示出來。1七段數(shù)字(shz)顯示器（數(shù)碼管）第56頁/共99頁第五十七頁，共99頁。58 脈

28、脈沖沖信信號(hào)號(hào) 計(jì)計(jì)數(shù)數(shù)器器 譯譯碼碼器器 驅(qū)驅(qū)動(dòng)動(dòng)器器 顯顯示示器器 KHz 第57頁/共99頁第五十八頁，共99頁。59abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e 脈脈沖沖信信號(hào)號(hào) 計(jì)計(jì)數(shù)數(shù)器器 譯譯碼碼器器 驅(qū)驅(qū)動(dòng)動(dòng)器器 顯顯示示器器 KHz 共陰極(ynj)顯示器第58頁/共99頁第五十九頁，共99頁。602七段顯示(xinsh)譯碼器 用來驅(qū)動(dòng)七段數(shù)字(shz)顯示器的譯碼器稱為七段顯示譯碼器。 （1）輸出為低電平有效，和共陽極數(shù)碼管搭配，如：74LS47； （2）輸出為高電平有效，和共陰極數(shù)碼管搭配，如：7

29、4LS48、CD4511 或74HC4511(CMOS器件)。 第59頁/共99頁第六十頁，共99頁。6174HC4511的引腳圖見書P150，注意(zh y)它與74LS48的功能的區(qū)別。 a b c d e f g D0 74HC4511 D3 D2 D1 LT BL LE 第60頁/共99頁第六十一頁，共99頁。62輸 入輸 出功 能 或十 進(jìn) 制 數(shù)LT RBIA3 A2 A1 A0RBOBI /a b c d e f gRBOBI / (滅 燈 )LT (試 燈 )RBI (動(dòng) 態(tài) 滅 零 ) 0 1 0 0 0 0 00(輸 入 )100 0 0 0 0 0 01 1 1 1 1

30、1 10 0 0 0 0 0 001234567891011121314151 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0

31、0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0第61頁/共99頁第六十二頁，共99頁。63對(duì)上述真值表的說明：（1）試燈輸入LT低電平有效。當(dāng)LT0時(shí)，數(shù)碼管的七段應(yīng)全亮，而與輸入信號(hào)無關(guān)。本輸入端用于測(cè)試數(shù)碼管的好壞。（2）動(dòng)態(tài)(dngti)滅零輸入RBI低電平有效。當(dāng)輸入全為0時(shí)，如果LT1，RBI0，此時(shí)輸出不顯示，即0字被熄滅；如果LT1，RBI1，則輸出正常顯示“0”。而當(dāng)輸入不全為0時(shí)，輸出正常顯示。第62頁/共99

32、頁第六十三頁，共99頁。64（3）滅燈輸入和動(dòng)態(tài)滅零輸出BI/RBO 有時(shí)用作輸入，有時(shí)用作輸出。當(dāng)作為輸入使用，且BI/RBO0 時(shí)，不管輸入為何，數(shù)碼管七段全滅；當(dāng)作為輸出使用時(shí)，受控于LT和 RBI。（4）正常(zhngchng)譯碼顯示：LT=1，BI/RBO =1，RBI =1（即三個(gè)控制端均無效）時(shí)，對(duì)輸入為十進(jìn)制數(shù)09的BCD碼進(jìn)行正常(zhngchng)譯碼顯示。第63頁/共99頁第六十四頁，共99頁。65LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLH

33、LHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸 出輸 入十進(jìn)制或功能D3D2D1D0BLLECMOS七段顯示(xinsh)譯碼器74HC4511真值表第64頁/共99頁第六十五頁，共99頁。66*HHH鎖 存熄滅(xmi)LLLLLLLHL滅 燈HHHHHHHL燈 測(cè) 試熄滅(xmi)LLLLLLLHHHHHHL15熄滅(xmi)LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅 LLLLLLLLH

34、LHHHL10LTgfedcba字形輸 出輸 入十進(jìn)制或功能BLLED3D2D1D0CMOS七段顯示譯碼器74HC4511真值表(續(xù))第65頁/共99頁第六十六頁，共99頁。674.4.6 譯碼器應(yīng)用(yngyng)舉例例1 下面是將3-8譯碼器74LS138擴(kuò)大為4-16譯碼器的邏輯電路圖。試分析(fnx)其工作原理。第66頁/共99頁第六十七頁，共99頁。68解：根據(jù)3-8譯碼器74LS138功能可知，工作情況(qngkung)如下：當(dāng)E=1時(shí)，兩個(gè)譯碼器都不工作，輸出015均為高電平1。當(dāng)E=0時(shí)，譯碼器工作： （1）當(dāng)D=0時(shí)，低位片()工作。這時(shí)輸出07由輸入二進(jìn)制代碼CBA決定。由

35、于高位片（）的G1=D=0而不能工作，輸出815均為高電平1。 （2）當(dāng)D=1時(shí)，低位片()的G2A=D=1而不工作，輸出07均為高電平1。高位片（）的G1=D=1處于工作狀態(tài)，輸出815由輸入二進(jìn)制代碼CBA決定。第67頁/共99頁第六十八頁，共99頁。69例2 用74LS147、74LS48和七段數(shù)碼管組成一個(gè)09的數(shù)碼顯示電路(dinl)，并用仿真軟件演示。 第68頁/共99頁第六十九頁，共99頁。704.5數(shù)據(jù)(shj)選擇器與數(shù)據(jù)(shj)分配器主要內(nèi)容數(shù)據(jù)選擇器的概念數(shù)據(jù)選擇器的應(yīng)用(yngyng)及其功能擴(kuò)展用數(shù)據(jù)選擇器構(gòu)成單輸出的組合邏輯電路數(shù)據(jù)分配器的概念第69頁/共99頁第

36、七十頁，共99頁。714.5.1數(shù)據(jù)(shj)選擇器 數(shù)據(jù)選擇器是在控制信號(hào)作用下，從多路輸入端中選擇其中(qzhng)一個(gè)輸入端的數(shù)據(jù)作為輸出的電路。又叫做多路開關(guān)或多路選擇器。 第70頁/共99頁第七十一頁，共99頁。72 實(shí)際(shj)應(yīng)用中常用的集成數(shù)據(jù)選擇器有：四二選一數(shù)據(jù)選擇器74LS157；雙四選一數(shù)選擇器74LS153；八選一數(shù)據(jù)選擇器74LS151；十六選一數(shù)據(jù)選擇器74LS150等。第71頁/共99頁第七十二頁，共99頁。73輸輸 入入輸輸 出出使使 能能選選 擇擇YWGA2A1A0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHL

37、D6LHHHD70D1D2D3D4D5D6D7D當(dāng)G=1時(shí)，Y=1 。 無效(wxio)輸出 。 當(dāng)G=0時(shí)，Y的表達(dá)式為: 70iiiDmY結(jié)論：數(shù)據(jù)選擇器的輸出端提供了地址變量(binling)的全部最小項(xiàng)。第72頁/共99頁第七十三頁，共99頁。744.5.2用數(shù)據(jù)選擇器實(shí)現(xiàn)(shxin)邏輯函數(shù)例 用一片八選一數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)(shxin)組合邏輯函數(shù) ABCBACBACBAL),(解：首先(shuxin)將組合邏輯函數(shù)變換成最小項(xiàng)之和的標(biāo)準(zhǔn)形式 ABCCABCBACBAABCBACBACBAL),(而八選一數(shù)據(jù)選擇器輸出信號(hào)的表達(dá)式： 776655443333221100

38、DmDmDmDmDmDmDmDmDmY比較L和Y，得：01103210DDDD、11007654DDDD、第73頁/共99頁第七十四頁，共99頁。75畫出如圖所示的邏輯電路(lu j din l)圖。 第74頁/共99頁第七十五頁，共99頁。76例 試用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)(shxin)組合邏輯函數(shù) ABCBACBACBAL),(解：因?yàn)樗倪x一數(shù)據(jù)選擇器只有兩個(gè)地址變量，而上述(shngsh)邏輯函數(shù)有三個(gè)輸入變量。因此首先將組合邏輯函數(shù)變換成兩個(gè)輸入變量（如A、B）的最小項(xiàng)之和形式：10),( ABBACBACBAABCBACBACBAL而四選一數(shù)據(jù)選擇器輸出(shch)信號(hào)的表達(dá)式 332

39、21100DmDmDmDmY 將A、B作為地址輸入變量并比較L和Y可得 103210 DDCDCD、第75頁/共99頁第七十六頁，共99頁。77畫出如圖所示的邏輯電路(lu j din l)圖。 第76頁/共99頁第七十七頁，共99頁。78數(shù)據(jù)(shj)選擇器的位擴(kuò)展：第77頁/共99頁第七十八頁，共99頁。79數(shù)據(jù)(shj)選擇器的字?jǐn)U展：2片8選1構(gòu)成1片16選1第78頁/共99頁第七十九頁，共99頁。804.5.3 數(shù)據(jù)(shj)分配器 數(shù)據(jù)分配器能把一個(gè)輸入(shr)端信號(hào)根據(jù)需要分配給多路輸出中的某一路輸出。它的作用實(shí)際上相當(dāng)于一個(gè)多個(gè)輸出的單刀多擲開關(guān)。第79頁/共99頁第八十頁，

40、共99頁。81 數(shù)據(jù)分配器可由帶使能輸入(shr)端的二進(jìn)制譯碼器來實(shí)現(xiàn)。第80頁/共99頁第八十一頁，共99頁。824.5.4 數(shù)據(jù)選擇器應(yīng)用(yngyng)舉例3位十進(jìn)制數(shù)的動(dòng)態(tài)輸入(shr)電路：第81頁/共99頁第八十二頁，共99頁。834.6 加法器主要內(nèi)容半加器及全加器電路兩種多位加法器加法器的應(yīng)用及其功能擴(kuò)展(kuzhn)二進(jìn)制減法運(yùn)算電路第82頁/共99頁第八十三頁，共99頁。844.6.1半加器 能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及向高位進(jìn)位(jnwi)的邏輯電路稱為半加器。 半加器的輸出邏輯(lu j)函數(shù)表達(dá)式為 BABABASiiiiiiiiBAC 第83頁/共99頁第八十四頁，共99頁。854.6.2 全加器 能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位(jnwi)求得和及向高位進(jìn)位(jnwi)的邏輯電路稱為全加器。 全加器的輸出邏輯(lu j)函數(shù)表達(dá)式為：1iiiiCBASiiiiiiBACBAC1)(第84頁/共99頁第八十五頁，共99頁。864.6.3 多位加法器 實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路(dinl)稱為加法器。按進(jìn)位方式不同可分為： 串行進(jìn)位加法器和超前進(jìn)位加法器。 1串行進(jìn)位(jnwi)加法器第85頁/共99頁第八十六頁，共99頁。872并行(bngxng)進(jìn)位加法器（超前進(jìn)位加法器）第86頁