計(jì)算機(jī)組成原理第五章答案課件

1、5 4 教材習(xí)題解答 如何區(qū)別存儲(chǔ)器和寄存器？ 兩者是一回事的說(shuō)法對(duì)嗎？解：存儲(chǔ)器和寄存器不是一回事。存儲(chǔ)器在CPU 的外邊，專(zhuān)門(mén)用來(lái)存放程序和數(shù)據(jù)，訪問(wèn)存儲(chǔ)器的速度較慢。寄存器屬于CPU 的一部分，訪問(wèn)寄存器的速度很快。 存儲(chǔ)器的主要功能是什么？ 為什么要把存儲(chǔ)系統(tǒng)分成若干個(gè)不同層次？ 主要有哪些層次？解：存儲(chǔ)器的主要功能是用來(lái)保存程序和數(shù)據(jù)。存儲(chǔ)系統(tǒng)是由幾個(gè)容量、速度和價(jià)存儲(chǔ)系統(tǒng)和結(jié)構(gòu)第5章129 格各不相同的存儲(chǔ)器用硬件、軟件、硬件與軟件相結(jié)合的方法連接起來(lái)的系統(tǒng)。把存儲(chǔ)系統(tǒng)分成若干個(gè)不同層次的目的是為了解決存儲(chǔ)容量、存取速度和價(jià)格之間的矛盾。由高速緩沖存儲(chǔ)器、主存儲(chǔ)器、輔助存儲(chǔ)器構(gòu)成的

2、三級(jí)存儲(chǔ)系統(tǒng)可以分為兩個(gè)層次，其中高速緩存和主存間稱(chēng)為Cache 主存存儲(chǔ)層次（Cache 存儲(chǔ)系統(tǒng)） ；主存和輔存間稱(chēng)為主存 輔存存儲(chǔ)層次（虛擬存儲(chǔ)系統(tǒng)） 。 什么是半導(dǎo)體存儲(chǔ)器？ 它有什么特點(diǎn)？解：采用半導(dǎo)體器件制造的存儲(chǔ)器，主要有MOS 型存儲(chǔ)器和雙極型存儲(chǔ)器兩大類(lèi)。半導(dǎo)體存儲(chǔ)器具有容量大、速度快、體積小、可靠性高等特點(diǎn)。半導(dǎo)體隨機(jī)存儲(chǔ)器存儲(chǔ)的信息會(huì)因?yàn)閿嚯姸鴣G失。 SRAM 記憶單元電路的工作原理是什么？ 它和DRAM 記憶單元電路相比有何異同點(diǎn)？解：SRAM 記憶單元由 個(gè)MOS 管組成，利用雙穩(wěn)態(tài)觸發(fā)器來(lái)存儲(chǔ)信息，可以對(duì)其進(jìn)行讀或?qū)懀灰娫床粩嚯?，信息將可保留。DRAM 記憶單元

3、可以由 個(gè)和單個(gè)MOS管組成，利用柵極電容存儲(chǔ)信息，需要定時(shí)刷新。 動(dòng)態(tài)RAM 為什么要刷新？ 一般有幾種刷新方式？ 各有什么優(yōu)缺點(diǎn)？解：DRAM 記憶單元是通過(guò)柵極電容上存儲(chǔ)的電荷來(lái)暫存信息的，由于電容上的電荷會(huì)隨著時(shí)間的推移被逐漸泄放掉，因此每隔一定的時(shí)間必須向柵極電容補(bǔ)充一次電荷，這個(gè)過(guò)程就叫做刷新。常見(jiàn)的刷新方式有集中式、分散式和異步式 種。集中方式的特點(diǎn)是讀寫(xiě)操作時(shí)不受刷新工作的影響，系統(tǒng)的存取速度比較高；但有死區(qū)，而且存儲(chǔ)容量越大，死區(qū)就越長(zhǎng)。分散方式的特點(diǎn)是沒(méi)有死區(qū)；但它加長(zhǎng)了系統(tǒng)的存取周期，降低了整機(jī)的速度，且刷新過(guò)于頻繁，沒(méi)有充分利用所允許的最大刷新間隔。異步方式雖然也有死區(qū)

4、，但比集中方式的死區(qū)小得多，而且減少了刷新次數(shù)，是比較實(shí)用的一種刷新方式。 一般存儲(chǔ)芯片都設(shè)有片選端CS ，它有什么用途？解：片選線CS用來(lái)決定該芯片是否被選中。CS ，芯片被選中；CS ，芯片不選中。 DRAM 芯片和SRAM 芯片通常有何不同？解：主要區(qū)別有： DRAM 記憶單元是利用柵極電容存儲(chǔ)信息；SRAM 記憶單元利用雙穩(wěn)態(tài)觸發(fā)器來(lái)存儲(chǔ)信息。 DRAM 集成度高，功耗小，但存取速度慢，一般用來(lái)組成大容量主存系統(tǒng)；SRAM的存取速度快，但集成度低，功耗也較大，所以一般用來(lái)組成高速緩沖存儲(chǔ)器和小容量主存系統(tǒng)。 SRAM 芯片需要有片選端CS ，DRAM 芯片可以不設(shè)CS ，而用行選通信號(hào)

5、RAS 、列計(jì)算機(jī)組成原理教師用書(shū)130 選通CAS兼作片選信號(hào)。 SRAM 芯片的地址線直接與容量相關(guān)，而DRAM 芯片常采用了地址復(fù)用技術(shù)，以減少地址線的數(shù)量。 有哪幾種只讀存儲(chǔ)器？ 它們各自有何特點(diǎn)？解：MROM ：可靠性高，集成度高，形成批量之后價(jià)格便宜，但用戶(hù)對(duì)制造廠的依賴(lài)性過(guò)大，靈活性差。PROM ：允許用戶(hù)利用專(zhuān)門(mén)的設(shè)備（編程器）寫(xiě)入自己的程序，但一旦寫(xiě)入后，其內(nèi)容將無(wú)法改變。寫(xiě)入都是不可逆的，所以只能進(jìn)行一次性寫(xiě)入。EPROM ：不僅可以由用戶(hù)利用編程器寫(xiě)入信息，而且可以對(duì)其內(nèi)容進(jìn)行多次改寫(xiě)。EPROM 又可分為兩種：紫外線擦除（UVEPROM）和電擦除（EEPROM） 。閃速

6、存儲(chǔ)器：既可在不加電的情況下長(zhǎng)期保存信息，又能在線進(jìn)行快速擦除與重寫(xiě)，兼?zhèn)淞薊EPROM 和RAM 的優(yōu)點(diǎn)。 說(shuō)明存取周期和存取時(shí)間的區(qū)別。解：存取周期是指主存進(jìn)行一次完整的讀寫(xiě)操作所需的全部時(shí)間，即連續(xù)兩次訪問(wèn)存儲(chǔ)器操作之間所需要的最短時(shí)間。存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。存取周期一定大于存取時(shí)間。 一個(gè)K × 的存儲(chǔ)芯片需要多少根地址線、數(shù)據(jù)輸入線和輸出線？解：需要 根地址線， 根數(shù)據(jù)輸入和輸出線。 某機(jī)字長(zhǎng)為 位，其存儲(chǔ)容量是KB ，按字編址的尋址范圍是多少？ 若主存以字節(jié)編址，試畫(huà)出主存字地址和字節(jié)地址的分配情況。解：某機(jī)字長(zhǎng)為 位，其存儲(chǔ)容量是KB

7、 ，按字編址的尋址范圍是KW 。若主存以字節(jié)編址，每一個(gè)存儲(chǔ)字包含 個(gè)單獨(dú)編址的存儲(chǔ)字節(jié)。假設(shè)采用大端方案，即字地址等于最高有效字節(jié)地址，且字地址總是等于 的整數(shù)倍，正好用地址碼的最末兩位來(lái)區(qū)分同一個(gè)字中的 個(gè)字節(jié)。主存字地址和字節(jié)地址的分配情況如圖唱 所示。圖唱 主存字地址和字節(jié)地址的分配 一個(gè)容量為K × 位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？ 當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？存儲(chǔ)系統(tǒng)和結(jié)構(gòu)第5章131 K × 位，K × 位，K × 位，K × 位，K × 位，K × 位。解：地址線 根，數(shù)據(jù)線 根，

8、共 根。若選用不同規(guī)格的存儲(chǔ)芯片，則需要：K × 位芯片 片，K × 位芯片 片，K × 位芯片 片，K × 位芯片 片，K × 位芯片 片，K × 位芯片 片。 現(xiàn)有 × 的存儲(chǔ)芯片，若用它組成容量為K × 的存儲(chǔ)器。試求：（） 實(shí)現(xiàn)該存儲(chǔ)器所需的芯片數(shù)量？（） 若將這些芯片分裝在若干塊板上，每塊板的容量為K × ，該存儲(chǔ)器所需的地址線總位數(shù)是多少？ 其中幾位用于選板？ 幾位用于選片？ 幾位用作片內(nèi)地址？解：（） 需 × 的芯片 片。（） 該存儲(chǔ)器所需的地址線總位數(shù)是 位，其中 位用于選板，

9、位用于選片， 位用作片內(nèi)地址。 已知某機(jī)字長(zhǎng) 位，現(xiàn)采用半導(dǎo)體存儲(chǔ)器作主存，其地址線為 位，若使用K × 的SRAM 芯片組成該機(jī)所允許的最大主存空間，并采用存儲(chǔ)模板結(jié)構(gòu)形式。（） 若每塊模板容量為K × ，共需多少塊存儲(chǔ)模板？（） 畫(huà)出一個(gè)模板內(nèi)各芯片的連接邏輯圖。解：（） 根據(jù)題干可知存儲(chǔ)器容量為 KB ，故共需 塊存儲(chǔ)模板。（） 一個(gè)模板內(nèi)各芯片的連接邏輯圖如圖唱 所示。圖唱 模板內(nèi)各芯片的連接邏輯圖計(jì)算機(jī)組成原理教師用書(shū)132 某半導(dǎo)體存儲(chǔ)器容量K × ，可選SRAM 芯片的容量為K × ；地址總線A A （低） ，雙向數(shù)據(jù)總線D D （低） ，

10、由RW線控制讀寫(xiě)。請(qǐng)?jiān)O(shè)計(jì)并畫(huà)出該存儲(chǔ)器的邏輯圖，并注明地址分配、片選邏輯及片選信號(hào)的極性。解：存儲(chǔ)器的邏輯圖與圖唱 很相似，區(qū)別僅在于地址線的連接上，故省略。地址分配如下：A A A A A AX X 第一組X X 第二組X X 第三組X X 第四組假設(shè)采用部分譯碼方式，片選邏輯為：CS A ? ACS A ? ACS A ? ACS A ? A 現(xiàn)有如下存儲(chǔ)芯片：K × 的ROM 、K × 的RAM 、K × 的ROM 。若用它們組成容量為KB 的存儲(chǔ)器，前KB 為ROM ，后KB 為RAM ，CPU 的地址總線 位。（） 各種存儲(chǔ)芯片分別用多少片？（） 正確選

11、用譯碼器及門(mén)電路，并畫(huà)出相應(yīng)的邏輯結(jié)構(gòu)圖。（） 指出有無(wú)地址重疊現(xiàn)象。解：（） 需要用K × 的ROM 芯片 片，K × 的RAM 芯片 片。不能使用K × 的ROM 芯片，因?yàn)樗笥赗OM 應(yīng)有的空間。（） 各存儲(chǔ)芯片的地址分配如下：相應(yīng)的邏輯結(jié)構(gòu)圖如圖唱 所示。（） 有地址重疊現(xiàn)象。因?yàn)榈刂肪€A 、A 沒(méi)有參加譯碼。 用容量為K × 的DRAM 芯片構(gòu)成KB 的存儲(chǔ)器。（） 畫(huà)出該存儲(chǔ)器的結(jié)構(gòu)框圖。存儲(chǔ)系統(tǒng)和結(jié)構(gòu)第5章133 圖唱 存儲(chǔ)器的邏輯結(jié)構(gòu)圖（） 設(shè)存儲(chǔ)器的讀寫(xiě)周期均為 s ，CPU 在s 內(nèi)至少要訪存一次，試問(wèn)采用哪種刷新方式比較合理？ 相

12、鄰兩行之間的刷新間隔是多少？ 對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？解：（） 存_儲(chǔ)器的結(jié)構(gòu)框圖如圖唱 所示。（） 因?yàn)橐驝PU 在s 內(nèi)至少要訪存一次，所以不能使用集中刷新方式，分散和異步刷新方式都可以使用，但異步刷新方式比較合理。相鄰兩行之間的刷新間隔 最大刷新間隔時(shí)間÷ 行數(shù) ms ÷ s 。取 s ，即進(jìn)行讀或?qū)懖僮?次之后刷新一行。對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間 s × s 有一個(gè) 位機(jī)，采用單總線結(jié)構(gòu)，地址總線 位（A A ） ，數(shù)據(jù)總線 位（D D ） ，控制總線中與主存有關(guān)的信號(hào)有MREQ（低電平有效允許訪存）和RW（高電平為

13、讀命令，低電平為寫(xiě)命令） 。主存地址分配如下：從 為系統(tǒng)程序區(qū)，由ROM 芯片組成；從 計(jì)算機(jī)組成原理教師用書(shū)134 圖唱 存儲(chǔ)器的結(jié)構(gòu)框圖為用戶(hù)程序區(qū)；最后（最大地址）K 地址空間為系統(tǒng)程序工作區(qū)。（上述地址均用十進(jìn)制表示，按字節(jié)編址。）現(xiàn)有如下存儲(chǔ)芯片：K × 的ROM ，K × 、K × 、K × 、K × 的SRAM 。請(qǐng)從上述規(guī)格中選用芯片設(shè)計(jì)該機(jī)主存儲(chǔ)器，畫(huà)出主存的連接框圖，并請(qǐng)注意畫(huà)出片選邏輯及與CPU 的連接。解：根據(jù)CPU 的地址線、數(shù)據(jù)線，可確定整個(gè)主存空間為K × 。系統(tǒng)程序區(qū)由ROM 芯片組成；用戶(hù)程序區(qū)和系統(tǒng)程序