計算機組成與體系結(jié)構(gòu)

1、計算機組成與體系結(jié)構(gòu)從性能角度出發(fā)認識計算機COMPUTER前言QIAN YAN經(jīng)典計算機體系結(jié)構(gòu)概念的實質(zhì)是計算機系統(tǒng)中軟硬件界面經(jīng)典計算機體系結(jié)構(gòu)概念的實質(zhì)是計算機系統(tǒng)中軟硬件界面的確定，其界面之上的是軟件的功能，界面之下的是硬件和的確定，其界面之上的是軟件的功能，界面之下的是硬件和固件的功能。固件的功能。廣義（現(xiàn)代）的計算機體系結(jié)的構(gòu)概念，它除了包括經(jīng)典的計算機體廣義（現(xiàn)代）的計算機體系結(jié)的構(gòu)概念，它除了包括經(jīng)典的計算機體系結(jié)構(gòu)的概念范疇（指令集結(jié)構(gòu)），還包括計算機組成和計算機實現(xiàn)系結(jié)構(gòu)的概念范疇（指令集結(jié)構(gòu)），還包括計算機組成和計算機實現(xiàn)的內(nèi)容的內(nèi)容計算機的演變和性能01計算機的發(fā)展歷

2、史主要由提高處理器速度、減小部件尺寸、增大存儲容量、加快 I/O 能力和速度來表征計算機的演變和性能導致處理器速度大幅度提高的一個關(guān)鍵因素是，縮減微處理器部件的尺寸，即減少部件間的距離，從而提高速度。然而近年來在速度上的真正增益卻是來自于處理器的組成，這包括流水線處理技術(shù)和并行執(zhí)行技術(shù)的大量使用，以及推測執(zhí)行技術(shù)的使用（推測執(zhí)行技術(shù)可使將來可能需要的指令提前探測性的執(zhí)行）。所有這些技術(shù)的出發(fā)點是，最大限度地使處理器保持運行狀態(tài)。計算機系統(tǒng)設(shè)計的一個關(guān)鍵問題是在各元器件之間的性能平衡，以便在一個領(lǐng)域內(nèi)所獲得的性能增益不被另一領(lǐng)域的滯后所妨礙。特別是，處理器速度的提高遠超出存儲器存儲速度的提高，因

3、此，包括高速緩存技術(shù)，從存儲器到處理器的更寬的數(shù)據(jù)路徑和更智能的存儲芯片等多種技術(shù)，用來補償這種平衡的失調(diào)。計算機功能和互連的頂層視圖02計算機功能和互連的頂層視圖指令周期的組成如下概述首先取指令，隨后取零個或多個操作數(shù)，再后存零個或多個操作數(shù)，最后是中斷檢查（若中斷允許）。計算機系統(tǒng)的主要部件（處理器、主存、I/O 模塊）為了交換數(shù)據(jù)和控制信號，需要進行互連。最流行的互連方式是使用多條線組成的共享系統(tǒng)總線。在當今系統(tǒng)中，通常采用層次式總線來改善性能總線的設(shè)計要素包括仲裁（以集中式或分布式控制來裁決是否允許把型號發(fā)送到總線上）、時序（總線上的信號是與中央時鐘同步，還是基于最近傳送事件的異步傳送

4、）和寬度（地址線條數(shù)和數(shù)據(jù)線條數(shù)）03Cache存儲器計算機的存儲器被組織成層次結(jié)構(gòu)Cache存儲器最頂層（最靠近處理器的一層）是處理器內(nèi)的寄存器。接下來是一級或多級的高速緩存，當使用多級 cache 時，它們分別標記為 L1, L2 等。再往下的是主存，它通常由動態(tài)隨機存儲器 DRAM 構(gòu)成，所有這些都被認為是系統(tǒng)內(nèi)部的存儲器。存儲層次繼續(xù)劃分外部存儲器，下一層通常是固定硬盤，再往下的是可裝卸的存儲設(shè)備，如光盤、磁帶機等。Cache存儲器沿著存儲器層次結(jié)構(gòu)自頂向下，存儲器成本也逐層下降，其容量在變大，而存取時間在邊長。只使用最快的存儲器當然好，但是它也是最昂貴的，因此我們通過使用更多較慢的存

5、儲器，以便達到存取時間與成本之間的均衡。其中的技巧是，在存儲器中恰當?shù)亟M織程序和數(shù)據(jù)，使需要存取的數(shù)據(jù)通常在較快的存儲器中。通常，處理器將要訪問的主存位置極有可能是剛被訪問過的或其臨近的位置，所以 cache 會自動保存一些來自近期被使用過的 DRAM 字的副本（地址本身，或地址的一部分就是索引，索引的思維）。如果 cache 設(shè)計得合理，那么大多數(shù)時候處理器所需要的存儲器數(shù)據(jù)便已經(jīng)在 cache 中。04內(nèi)部存儲器動態(tài) RAM（DRAM）靜態(tài) RAM（SRAM）內(nèi)部存儲器半導體隨機存取存儲器靜態(tài) RAM（SRAM）：存取速度快、價格更昂貴，并且集成度較低，一般用于 cache 存儲器。動態(tài)

6、RAM（DRAM）：存取速度慢、價格更低廉，并且集成度較高，一般用于主存儲器。兩種基本形式為了補償 DRAM 相對較低的速度，現(xiàn)已推出幾種先進的 DRAM 組織。使用最普遍的兩種是同步 DRAM 和總線式 DRAM(Rambus DRAM)。兩者都使用系統(tǒng)時鐘以支持數(shù)據(jù)塊傳送。存儲器系統(tǒng)中通常都使用糾錯技術(shù)，這包括添加一些與原數(shù)據(jù)位成函數(shù)關(guān)系的冗余位來構(gòu)成糾錯碼。如果出現(xiàn)錯誤位，糾錯碼會檢測并通常能糾正該錯誤位。05外部存儲器磁盤至今仍然是最重要的外部存儲器外部存儲器從個人計算機到大型機，乃至超級計算機，都廣泛使用活動式磁盤和固定式磁盤（硬盤）。磁盤至今仍然是最重要的外部存儲器。為了實現(xiàn)更高的

7、性能和更好的可用性，服務(wù)器以及更大的系統(tǒng)使用 RAID 磁盤技術(shù)。RAID 使用了多個磁盤座位數(shù)據(jù)存儲設(shè)備的并行陣列的一系列技術(shù)，并具有內(nèi)在冗余性來彌補磁盤故障。06輸入/輸出計算機系統(tǒng)的 I/O 體系結(jié)構(gòu)是系統(tǒng)與外部世界的接口輸入/輸出I/O 體系結(jié)構(gòu)這種體系結(jié)構(gòu)提供了一種控制計算機與外部世界交互的系統(tǒng)化方式，并向操作系統(tǒng)提供有效地管理 I/O 行為的必要信息。輸入/輸出編程式 I/O (Programmed I/O) 技術(shù)，即在請求 I/O 操作的程序的直接和連續(xù)的控制下所發(fā)生的 I/O 操作3 3 種基本的種基本的 I/O I/O 技術(shù)技術(shù)中斷驅(qū)動式 I/O (Interrupt-dri

8、ver I/O) 技術(shù)，即程序發(fā)出 I/O 命令后繼續(xù)執(zhí)行，直到被 I/O 硬件中斷，通知它 I/O 操作完成直接存儲器存取(DMA) 技術(shù)，即一個專門的 I/O 處理器接管 I/O 操作的控制，在 I/O 設(shè)備與存儲器之間直接傳送大量數(shù)據(jù)除了處理器和一組存儲器模塊外，計算機系統(tǒng)的第三個關(guān)鍵部件是一組輸入 / 輸出模塊。每個模塊連接到系統(tǒng)總線或中央交換器，并且控制一個或多個外圍設(shè)備。一個 I/O 模塊不是簡單地將設(shè)備連接到系統(tǒng)總線的一組機械連接器，而是包含了執(zhí)行設(shè)備與系統(tǒng)總線之間通信功能的邏輯。輸入/輸出為什么不把外設(shè)直接連接到系統(tǒng)總線上，原因如下：各種外設(shè)的操作方法是不同的，將控制一定范圍的

9、外設(shè)的必要邏輯合并到某個處理器內(nèi)是不現(xiàn)實的外設(shè)的數(shù)據(jù)傳送速度一般比存儲器或處理器慢得多，因此，使用高速的系統(tǒng)總線直接與外設(shè)通信是不切實際的另一方面，某些外設(shè)的數(shù)據(jù)傳送速率比存儲器或處理器要快，同樣，若不適當管理，則速度失配將導致無效外設(shè)使用的數(shù)據(jù)格式和字長度通常與處理器不同因此 I/O 模塊是必須的，它有兩大主要功能通過系統(tǒng)總線或中央交換器與處理器和存儲器連接通過專用數(shù)據(jù)線與一個或多個外設(shè)連接07操作系統(tǒng)支持操作系統(tǒng)是控制程序在處理器上執(zhí)行和管理該處理器資源的軟件操作系統(tǒng)支持 進程調(diào)度 存儲管理 操作系統(tǒng)操作系統(tǒng)最重要的功能之一是進程或任務(wù)的調(diào)度，操作系統(tǒng)決定在給定時間內(nèi)運行哪個進程。一般情況

10、下，硬件不斷中斷運行進程，使操作系統(tǒng)做出新的調(diào)度裁決，從而使處理器時間被幾個進程公平分配。所有處理器都或多或少具備這種能力，如虛擬存儲器管理硬件和進程管理硬件。這些硬件包括專用寄存器、緩沖器以及完成基礎(chǔ)資源管理任務(wù)的電路。處理器硬件的支持操作系統(tǒng)支持010002操作系統(tǒng)的另一個重要功能是存儲管理。大多數(shù)當代操作系統(tǒng)都包含虛擬存儲器的功能，虛擬存儲器有兩個優(yōu)點：進程在主存中運行時不需要將程序的全部指令和數(shù)據(jù)一次性地裝入主存程序可用的總存儲空間可以大大超過系統(tǒng)的實際主存容量雖然存儲管理是用軟件完成的，但操作系統(tǒng)依賴于處理器中的硬件支持，包括分頁管理硬件和分段管理硬件08計算機算術(shù)數(shù)的表示方法（二進

11、制格式）基本算術(shù)運算（加減乘除）計算機算術(shù)計算機算數(shù)涉及的兩個基本方面是數(shù)的表示方法（二進制格式）和基本算術(shù)運算（加減乘除）的算法。這兩個方面既適用于整數(shù)算術(shù)、也適用于浮點算術(shù)。浮點數(shù)表示成一個數(shù)（有效值，significant）乘以一個定值（基值，base） 的某個整數(shù)冪（指數(shù)，exponent）。浮點數(shù)能夠表示很大的數(shù)和很小的數(shù)。CAL大多數(shù)處理器都實現(xiàn)了 IEEE 754 標準，用于浮點表示和浮點運算。IEEE 754 定義了 32 位和 64 位兩種浮點數(shù)格式。09指令集：特征和功能計算機指令最重要的元素是操作碼（opcode）指令集：特征和功能opcode計算機指令最重要的元素是操作

12、碼（opcode），它指明將完成的操作、源和目的操作數(shù)的引用方式，并通常隱式指明下一條指令的來源。opcode操作碼指定的操作，一般可有如下類型：算術(shù)和邏輯運算，在兩個寄存器、寄存器和存儲器或存儲器兩個位置之間傳送數(shù)據(jù)，輸入/輸出，控制。opcode操作數(shù)引用方式指定如何尋找被操作數(shù)據(jù)的寄存器或存儲器的位置。數(shù)據(jù)類型可以是地址、數(shù)值、字符或邏輯數(shù)據(jù)。指令集：特征和功能各類處理器中的一個普遍的體系結(jié)構(gòu)是棧 stack 的使用，棧對程序員是可見的或是不可見的。棧用于管理過程的調(diào)用和返回，也可用來提供另一種尋址存儲器的方式。棧的基本操作是 PUSH 和 POP，以及在棧頂部一或兩個位置上完成的操作。

13、一般來說，棧都實現(xiàn)為從高地址向低地址增長。字節(jié)可以尋址的處理器可分為大端（big endian）、小端（little endian）、雙端（bi-endian）這幾類。如果多字節(jié)的數(shù)值是以最高有效字節(jié)存于最低地址值的字節(jié)來順序存儲，則稱為大端；如果它們是以最低有效字節(jié)存于最低地址值的字節(jié)來順序存儲，則稱為小端。既支持大端又支持小端的處理器是雙端處理器。10指令集：尋址和指令尋址方式和指令格式指令集：尋址和指令操作數(shù)引用指令一是指令中含有操作數(shù)的實際值（立即數(shù)）二是指令中含有對操作數(shù)地址的引用單各種指令集使用類型廣泛的尋址方式。這包括直接尋址（操作數(shù)地址在指令的地址字段中）、間接尋址（地址字段指

14、向一個存儲位置，此位置含有操作數(shù)地址）、寄存器尋址、寄存器間接尋址，以及各種形式的偏移尋址（寄存器值加上地址值產(chǎn)生操作數(shù)地址）。指令格式定義了指令中字段的布局。指令格式設(shè)計是一件非常復(fù)雜的事情，要考慮到諸多因素，如指令長度是定長還是變長，指派給操作碼和每個操作數(shù)引用的位數(shù)，以及如何確定尋址方式等。11CPU結(jié)構(gòu)和功能處理器包括用戶可見的寄存器和控制/狀態(tài)寄存器CPU結(jié)構(gòu)和功能用戶可見寄存器是指，用戶使用機器指令顯式或隱式可訪問的寄存器。它們可以是通用寄存器，也可以是用于定點或浮點數(shù)、地址、變址和段指針這樣的專用寄存器?？刂坪蜖顟B(tài)寄存器用于控制 CPU 的操作。一個明顯的例子是程序計數(shù)器，另一重

15、要的例子是程序狀態(tài)字（PSW）。PSW包含各種狀態(tài)和條件位，例如反映最近一次算術(shù)運算結(jié)果的標志位、中斷允許位和指示 CPU 當前運行于特權(quán)模式下還是用戶模式下的狀態(tài)位。CPU結(jié)構(gòu)和功能處理器采用指令流水方式來加速指令的執(zhí)行。從本質(zhì)上講，流水是將指令周期分解成幾個連續(xù)出現(xiàn)的階段，如取指令、譯碼指令、確定操作數(shù)地址、取操作數(shù)、執(zhí)行指令和寫結(jié)果操作數(shù)。指令向前移動通過這些段，就像車間的一條裝配線一樣；于是，不同的指令能同時在各個段上工作。不過，轉(zhuǎn)移和指令間相關(guān)性的出現(xiàn)，使流水線的設(shè)計和使用變得復(fù)雜了。123412精簡指令集計算機RISC精簡指令集計算機對設(shè)計新型處理器體系結(jié)構(gòu)來說，高級語言程序行為的

16、研究具有指導意義，成果之一就是產(chǎn)生了精簡指令集計算機（RISC）。程序中賦值語句占最大份額，這暗示著簡單的數(shù)據(jù)傳送應(yīng)當優(yōu)化。程序中還是許多 IF 和 LOOP 語句，意味著基本的順序控制機制需要進行優(yōu)化，以便有效地使用流水技術(shù)。操作數(shù)引用樣式的研究表明，在寄存器中保持適當數(shù)量的操作數(shù)會有助于性能的提高。精簡指令集計算機其三，強調(diào)對指其三，強調(diào)對指令流水線的優(yōu)化。令流水線的優(yōu)化。其一，有限的其一，有限的指令集并具有指令集并具有固定格式；固定格式；其二，大量的其二，大量的寄存器或利用寄存器或利用編譯器來優(yōu)化編譯器來優(yōu)化寄存器的使用；寄存器的使用；RISC 的簡單指令集便于有效的流水化，因為每條指令

17、只有少數(shù)幾種操作，并且這些操作是比較容易確定的。RISC 指令集體系結(jié)構(gòu)自身也有助于實施延遲分支（delayed branch） 技術(shù)，這種技術(shù)將分支指令和其他指令重排從而提高流水線效率。 RISC 機器的關(guān)鍵特征：13超標量處理器指令級并行性和超標量處理器超標量處理器每條流水線由多個段（stage）組成，因此每條流水線能同時處理多條指令。多流水線引入了新一級并行性，允許同時處理多個指令流。超標量處理器是一種使用多條相互獨立的指令流水線的處理器。超標量處理器利用了所謂的指令級并行性（instruction-level parallelism），指令級并行性指的是程序中的指令可以并行執(zhí)行。超標量

18、處理器一次取多條指令，然后試圖找出幾條彼此不相關(guān)因而能夠并行執(zhí)行的指令。如果一條指令的輸入取決于前面指令的輸出，則這條指令不能同時，更不能先于前面指令完成執(zhí)行。一旦這種相關(guān)性被確認，處理器可以以不同于原來代碼的順序發(fā)射和完成指令。通過使用更多的寄存器，或?qū)υa中的寄存器引用換名，處理器可取消某些不必要的相關(guān)性純 RISC 處理器經(jīng)常使用延遲分支來最大限度地利用指令流水線，然而，這種方法不太適用于超標量處理器，大多數(shù)超標量機器使用了傳統(tǒng)的分支預(yù)測法來提高流水線效率。超標量處理器超標量設(shè)計緊跟 RISC 體系結(jié)構(gòu)的腳步。雖然 RISC 機器的精簡指令集體系結(jié)構(gòu)自身已傾向于應(yīng)用超標量技術(shù)，但超標量

19、方法既能用于 RISC 也能用于 CISC 體系結(jié)構(gòu)。超標量實現(xiàn)的處理器結(jié)構(gòu)是指，在這樣的結(jié)構(gòu)中，包括整數(shù)和浮點運算、裝載、保存以及條件分支之類的普通指令，能通水啟動并獨立執(zhí)行。這種實現(xiàn)引出了涉及指令流水線的幾個復(fù)雜問題。超標量14控制器操作一條指令的執(zhí)行涉及一系列的統(tǒng)稱為周期的子步驟控制器操作處理器的控制器完成兩項任務(wù)：處理器的控制器完成兩項任務(wù)：1 1）它使得處理器以正）它使得處理器以正在運行的程序所確定的次序來執(zhí)行微操作；在運行的程序所確定的次序來執(zhí)行微操作；2 2）它產(chǎn)生）它產(chǎn)生引起微操作執(zhí)行的控制信號。引起微操作執(zhí)行的控制信號。一條指令的執(zhí)行涉及一系列的統(tǒng)稱為周期的子步驟。一條指令的

20、執(zhí)行涉及一系列的統(tǒng)稱為周期的子步驟。例如，一條指令的執(zhí)行可由取指、間接尋址、執(zhí)行例如，一條指令的執(zhí)行可由取指、間接尋址、執(zhí)行和中斷周期組成。每個周期又是由一系列更基本的和中斷周期組成。每個周期又是由一系列更基本的操作（稱為微操作）組成。一個單一的微操作可以操作（稱為微操作）組成。一個單一的微操作可以完成寄存器間的一次傳送，寄存器與外部總線的一完成寄存器間的一次傳送，寄存器與外部總線的一次傳送，或一個簡單的次傳送，或一個簡單的 ALU ALU 操作。操作?？刂破鳟a(chǎn)生的控制信號引起邏輯門的打控制器產(chǎn)生的控制信號引起邏輯門的打開與管理，從而導致寄存器數(shù)據(jù)的傳送開與管理，從而導致寄存器數(shù)據(jù)的傳送和和 ALU ALU 的操作。的操作。一種控制器的實現(xiàn)技術(shù)是硬布線技術(shù)，一種控制器的實現(xiàn)技術(shù)是硬布線技術(shù)，采用此技術(shù)實現(xiàn)的控制器是一個組合電采用此技術(shù)實現(xiàn)的控制器是一個組合電路。當前機器指令支配的輸出邏輯信號路。當前機器指令支配的輸出邏輯信號被轉(zhuǎn)換為一組輸出控制信號被轉(zhuǎn)換為一組輸出控制信號15并行處理cac