以太網(wǎng)MII接口類型大全

1、Mil接口類型以太網(wǎng)Mil接口類型大全Mil是英文Medium Independent Interface的縮寫，翻譯成中文是“介質獨 立接口”，該接口一般應用于以太網(wǎng)硬件平臺的MAC層和PHY層之間，MII 接口的類型有很多，常用的有MH、RMIK SMIE SSMIK SSSMIK GMIR RGMIK SGMIK TBI、RTBI、XGMIU XAUK XLAUI 等。下面對它們進行 一一介紹。MH 接口:TX_ER.TX_EN:TX.CLKTXD3:0,RX.ERMAC側；RX_DVPHY側.RXD3:0. RX.CLKCRS1COLTXD3:0：數(shù)據(jù)發(fā)送信號，共4根信號線；RXD3:

2、0：數(shù)據(jù)接收信號，共4根信號線；TX-ER(Transmit Error)：發(fā)送數(shù)據(jù)錯誤提示信號，同步于TX_CLK,高電平 有效，表示TX_ER有效期內傳輸?shù)臄?shù)據(jù)無效。對于10Mbps速率下，TX.ER 不起作用；RX_ER(Receive Error)： 接收數(shù)據(jù)錯誤提示信號，同步于RX_CLK,高電平 有效，表示RX_ER有效期內傳輸?shù)臄?shù)據(jù)無效。對于10Mbps速率下，RX.ER 不起作用；TX,EN(Transmit Enable)：發(fā)送使能信號，只有在TX_EN有效期內傳的數(shù)據(jù) 才有效；RX_DV(Revelve Data Valid)：接收數(shù)據(jù)有效信號，作用類型于發(fā)送通道的 TX_

3、EN；TX_CLK：發(fā)送參考時鐘，100Mbps速率下，時鐘頻率為25MHz, 10Mbps速 率下，時鐘頻率為2.5MHzo注意，TX.CLK時鐘的方向是從PHY側指向MAC 側的，因此此時鐘是由PHY提供的。RX_CLK：接收數(shù)據(jù)參考時鐘，100Mbps速率下，時鐘頻率為25MHz, 10Mbps 速率下，時鐘頻率為2.5MHz。RX_CLK也是由PHY側提供的。CRS： Carrier Sense,載波偵測信號，不需要同步于參考時鐘，只要有數(shù)據(jù)傳輸, CRS就有效，另外，CRS只在半雙工模式下有效；COL： Collision Detectd,沖突檢測信號，不需要同步于參考時鐘，只在半雙

4、工 模式下有效。Mil接口類型Mil接口 一共有16根線（TX_CLK, RX_CLK未記入）。RMH 接口:RMII即Reduced Mil,是Mil的簡化板，信號線數(shù)量由Mil的14根減少為7 根（CLK-REF為外部時鐘源）。TXD1:O：數(shù)據(jù)發(fā)送信號線，數(shù)據(jù)位寬為2,是MII接口的一半；RXD1:O：數(shù)據(jù)接收信號線，數(shù)據(jù)位寬為2,是MII接口的一半； TX,EN（Transmit Enable）：數(shù)據(jù)發(fā)送使能信號，與MH接口中的該信號線功能 一樣；RX_ER（Receive Error）：數(shù)據(jù)接收錯誤提示信號，與MH接口中的該信號線功 能一樣；CLK_REF：是由外部時鐘源提供的50M

5、Hz參考時鐘，與Mil接口不同， MII接口中的接收時鐘和發(fā)送時鐘是分開的,而且都是由PHY芯片提供給MAC 芯片的。這里需要注意的是，由于數(shù)據(jù)接收時鐘是由外部晶振提供而不是由載 波信號提取，所以在PHY層芯片內的數(shù)據(jù)接收部分需要設計一個FIFO,用來 協(xié)調兩個不同的時鐘。CRS.DV：此信號是由MII接口中的RX.DV和CRS兩個信號合并而成。 當介質不空閑時，CRS.DV和RE.CLK相異步的方式給出。當CRS比RX.DV 早結束時（即載波消失而隊列中還有數(shù)據(jù)要傳輸時），就會出現(xiàn)CRS.DV在半位 元組的邊界以25MHz25MHz的頻率在0、1之間的來回切換。因此，MAC能 夠從 CRS,

6、DV中精確的恢復出RX_DV和CRSo在100Mbps速率時，TX/RX每個時鐘周期采樣一個數(shù)據(jù)；在10Mbps速率 時，TX/RX每隔10個周期采樣一個數(shù)據(jù)，因而TX/RX數(shù)據(jù)需要在數(shù)據(jù)線上保 留10個周期，相當于一個數(shù)據(jù)發(fā)送10次。當PHY層芯片收到有效的載波信號后，CRS_DV信號變?yōu)橛行В藭r如果 FIFO中還沒有數(shù)據(jù)，則它會發(fā)送出全0的數(shù)據(jù)給MAC,然后當FIFO中填入 有效的數(shù)據(jù)幀，數(shù)據(jù)幀的開頭是“101010”交叉的前導碼，當數(shù)據(jù)中出現(xiàn)“01” 的比特時，代表正式數(shù)據(jù)傳輸開始，MAC芯片檢測到這一變化，從而開始接收 數(shù)據(jù)。.外部載波信號消失后，CRS.DV會變?yōu)闊o效，但如果FIF

7、O中還有數(shù)據(jù) 要發(fā)送時，CRS_DV在下一周期又會變?yōu)橛行В缓笤贌o效再有效，知道FIFO 中數(shù)據(jù)發(fā)送完為止。Mil接口類型SMH 接口:SMII即Serial MIL串行MH的意思，跟RMH相比，信號線數(shù)據(jù)進一步 減少到3根；TXD 卜RXDMAC側SYNCPHY 側CLK REF二TXD：發(fā)送數(shù)據(jù)信號，位寬為1;RXD：接收數(shù)據(jù)信號，位寬為1；SYNC：收發(fā)數(shù)據(jù)同步信號，每10個時鐘周期置1次高電平，指示同步。CLK.REF：所有端口共用的一個參考時鐘，頻率為125MHz,為什么 100Mbps速率要用125MHz時鐘？因為在每8位數(shù)據(jù)中會插入2位控制信號， 請看下面介紹。TXD/RXD以

8、10比特為一組，以SYNC為高電平來指示一組數(shù)據(jù)的開始, 在SYNC變高后的10個時鐘周期內，TXD上依次輸出的數(shù)據(jù)是：TXD7:0. TX_EN、TX_ER,控制信號的含義與MH接口中的相同；RXD上依次輸出的 數(shù)據(jù)是：RXD7:0. RX_DV. CRS, RXD7:0的含義與 RX_DV 有關，當 RX_DV 為有效時儒電平），RXD7:0上傳輸?shù)氖俏锢韺咏邮盏臄?shù)底當RX_DV為無效 時（低電平），RXD7:0上傳輸?shù)氖俏锢韺拥臓顟B(tài)信息數(shù)據(jù)。見下表：CRSRX DVRXD0RXD1RXD2RXD3RXD4RXD5RXD6RXB7X0前一頓 接收錯 誤速率： 0=10MbpSj 1=100

9、Mbps雙工： 。二半雙工， 1二全雙工連接： Q二無， l=0K混亂態(tài):Q=0K， 仁檢測到上半字節(jié)： 。=無效， 仁有效錯誤載 子： 0=0均 1二檢詢到1X1一個字節(jié)數(shù)據(jù)當速率為10Mbps時，每一組數(shù)據(jù)要重復10次，MAC/PHY芯片每10個周期采 樣一次。MAC/PHY芯片在接收到數(shù)據(jù)后會進行串/并轉換。SSMII 接 口 ：SSMII即Serial Sync MIL叫串行同步接口，跟SMII接口很類似，只是收發(fā)使 用獨立的參考時鐘和同步時鐘，不再像SMII那樣收發(fā)共用參考時鐘和同步時 鐘，傳輸距離比SMH更遠。Mil接口類型MAC側TXD.PHY側. TX_CLK. TX-SYNC

10、，RXD:RX_CLK, RX_SNCSSSMH 接口：SSSMII 即 Source Sync Serial MIL 叫源同步串行 Mil 接口，SSSMII 與 SSMII 的區(qū)別在于參考時“和同步時鐘的方向，SSMII的TX/RX參考時鐘和同步時鐘 都是由PHY芯片提供的，而SSSMII的TX參考時鐘和同步時鐘是由MAC芯 片提供的，RX參考時鐘和同步時鐘是由PHY芯片提供的，所以顧名思義叫源 同步串行。TXD.TX.CLK.TX.SYNC MAC側.RXDfPHY側RX.CLK.4-RX_SYNCGMII 接 口:MAC側TX_ER.PHY側TX.ENGTX.CLK 今TXD7:0.R

11、X_ER.RX_DV.RXD7:0. RX.CLKCRS:COL與MH接口相比，GMH的數(shù)據(jù)寬度由4位變?yōu)?位，GMII接口中的控 制信號如 TX_ER、TX_EN、RX_ER、RX_DV. CRS 和 COL 的作用同 MH 接 口中的一樣，發(fā)送參考時鐘GTX_CLK和接收參考時鐘RX.CLK的頻率均為 125MHz(1000Mbps/8= 125MHz) o在這里有一點需要特別說明下，那就是發(fā)送參考時鐘GTX.CLK,它和 MII接口中的TX.CLK是不同的，MII接口中的TX.CLK是由PHY芯片提供 給MAC芯片的，而GMII接口中的GTX.CLK是由MAC芯片提供給PHY芯 片的。兩

12、者方向不一樣。在實際應用中，絕大多數(shù)GMH接口都是兼容Mil接口的，所以，一般的 GMII接口都有兩個發(fā)送參考時鐘：TX.CLK和GTX_CLK（兩者的方向是不一 樣的，前面已經(jīng)說過了），在用作MH模式時，使用TX_CLK和8根數(shù)據(jù)線中 的4根。RGMII 接 口 ：TX EN一 .TXD3:0.RX.DVMAC側RXD3:0PHY側；RX_CLKTX.CLK .RGMII即Reduced GMII,是RGMII的簡化版本，將接口信號線數(shù)量從 24根減少到14根（COL/CRS端口狀態(tài)指示信號，這里沒有畫出），時鐘頻率仍 舊為125MHz, TX/RX數(shù)據(jù)寬度從8為變?yōu)?位，為了保持1000M

13、bps的傳輸 速率不變，RGMII接口在時鐘的上升沿和下降沿都采樣數(shù)據(jù)。在參考時鐘的上 升沿發(fā)送GMII接口中的TXD3:0/RXD3:0,在參考時鐘的下降沿發(fā)送GMII 接口中的TXD7:4/RXD7:4o RGMI同時也兼容100Mbps和10Mbps兩種速 率，此時參考時鐘速率分別為25MHz和2.5MHz。TX_EN信號線上傳送TX_EN和TX_ER兩種信息，在TX_CLK的上升 沿發(fā)送TX_EN,下降沿發(fā)送TX_ER；同樣的，RX_DV信號線上也傳送RX_DV 和RX.ER兩種信息，在RX.CLK的上升沿發(fā)送RX.DV,下降沿發(fā)送RX.ERoT.SETUP fTXD7:4TXD3:0

14、TXENT_SETUPRXC(at PHY)BCD3：0VTXD7 閨_A.GTXCLK (at PHY):TXDp：0LTXDp：41 I一T.HOLD !TXEN,TXERRTXEN4 T_HAV fJ T_AV +rxd(7：4 yRXD9:ORXD7:4X RXD3:0T ci I Ar- Ma Z: J_ T QI JAW1 *1O UI AAVRXERR；(RX_D1RXERRX RX_DVRX DVRXD9:0RXD7:4SGMII 接 口 ：TXD 卜MAC側* PHY側SGMII即Serial GMIL串行GMII,收發(fā)各一對差分信號線，時鐘頻率 625MHz,在時鐘信號的上

15、升沿和下降沿均采樣，參考時鐘RX.CLK由PHY提 供，是可選的，主要用于MAC側沒有時鐘的情況，一般情況下,RX_CLK不 使用。收發(fā)都可以從數(shù)據(jù)中恢復出時鐘。在TXD發(fā)送的串行數(shù)據(jù)中，每8比特數(shù)據(jù)會插入TX-EN/TX_ER兩比特 控制信息，同樣，在RXD接收數(shù)據(jù)中，每8比特數(shù)據(jù)會插入RX_DV/RX_ER兩 比特控制信息，所以總的數(shù)據(jù)速率為1.25Gbps=625Mbps*2.其實，大多數(shù)MAC芯片的SGMII接口都可以配置成SerDes接口（在物理 上完全兼容，只需配置寄存器即可），直接外接光模塊，而不需要PHY層芯片, 此時時鐘速率仍舊是625MHz,不過此時跟SGMII接口不同，S

16、GMII接口速率 被提高到1.25Gbps是因為插入了控制信息，而SerDes端口速率被提高是因為 進行了 8B/10B變換，本來8B/10B變換是PHY芯片的工作，在SerDes接口中， 因為外面不接PHY芯片，此時8B/10B變換在MAC芯片中完成了。8B/10B變 換的主要作用是擾碼，讓信號中不出現(xiàn)過長的連“0”和連1”情況，影響時 鐘信息的提取，關于8B/10B變換知識，我后續(xù)會單獨介紹。TBI 接口:MH接口類型MAC側TX_ER.PHY側TX.ENrGTX.CLK .TXD9:0.RX_ER.RX_DV.RXD9:0.RX.CLK+/-CRS:COL.TBI即Ten Bit Int

17、erface的意思，接口數(shù)據(jù)位寬由GMH接口的8位增加到 10位，其實，TBI接口跟GMII接口的差別不是很大，多出來的2位數(shù)據(jù)主要 是因為在TBI接口下，MAC芯片在將數(shù)據(jù)發(fā)給PHY芯片之前進行了 8B/10B 變換（8B/10B變換本是在PHY芯片中完成的，前面已經(jīng)說過了），另外， RX_CLK+/.是從接收數(shù)據(jù)中恢復出來的半頻時鐘，頻率為62.5MHz , RX_CLK+/不是差分信號，而是兩個獨立的信號，兩者之間有180度的相位差, 在這兩個時鐘的上升沿都采樣數(shù)據(jù)。RX_CLK+/.也叫偽差分信號。除掉上面說 到的之外，剩下的信號都跟GMH接口中的相同。大多數(shù)芯片的TBI接口和GMII

18、接口兼容。在用作TBI接口時，CRS和 COL 一般不用。RTBI：MAC側PHY側TX_ENTXD4:0RKJVRXD4:0RX_CLKGTX/LKRTBI即Reduced TBI,簡化版TBI,接口數(shù)據(jù)位寬為5bit,時鐘頻率為 125MHz,在時鐘的上升沿和下降沿都采樣數(shù)據(jù)，同RGMH接口一樣，TX.EN 線上會傳送TX_EN和TX_ER兩種信息，在時鐘的上升沿傳TX_EN,下降沿 傳TX_ER； RX_DV線上傳送RX_DV和RX_ER兩種信息，在RX_CLK上升 沿傳RX_DV,下降沿傳RX_ER。萬兆以太網(wǎng)接口的端口速率為lOGbps,主要有XGMII和XAUI兩種，另外還 有HI

19、GIG,不過HIGIG是Broadcom公司的私有標準，這里暫不介紹。XGMII 接 口 ：TXD ：0 TXC 0 TX_CLKMAC側PHY側RXD31:0 RXC3:0 RX CLKTXD31:0：數(shù)據(jù)發(fā)送通道，32位并行數(shù)據(jù)。RXD31:0：數(shù)據(jù)接收通道，32位并行數(shù)據(jù)。TXC3:0：發(fā)送通道控制信號，TXC=0時，表示TXD上傳輸?shù)氖菙?shù)據(jù)；TXC=1 時，表示TXD上傳輸?shù)氖强刂谱址?Txe3:0分別對應TXD31:24, TXD23:16, TXD15:8, TXD7:0oRXC3:0；接收通道控制信號，RXC=0時，表示RXD上傳輸?shù)氖菙?shù)據(jù)；RXC=1 時，表示RXD上傳輸?shù)氖强?/p>

20、制字符。RXC3:0分別對應RXD31:24, RXD23:16, RXD15:8, RXD7:0oTX_CLK： TXD和TXC的參考時鐘，時鐘頻率156.25MHz,在時鐘信號的上 升沿和下降沿都采樣數(shù)據(jù)。156.25MHz * 2 * 32 = lOGbps。RX_CLK： RXD和RXC的參考時鐘，時鐘頻率156.25MHz,在時鐘信號的上 升雨和下降沿都采樣數(shù)據(jù)。XGMII接口共74根連線，單端信號，采用HSTL/SSTL_2邏輯，端口電壓 1.5V/2.5V,由于SSTL_2的端口電壓高，功耗大，現(xiàn)在已很少使用。HSTL即 High Speed Transceiver Logic,高速發(fā)送邏輯的意思。SSTL,即 Stub Series Terminated Logic,短路終止邏輯，主要用于高速內存接口，SSTL目前存在兩 種標準，SSTL_3是3.3V標準；SSTL_2是2.5V標準。XAUI 接 口 ：由于受電氣特性的影響，XGMII接口的PCB走線最大傳輸距離僅有7cm,并且 XGMII接口的連線數(shù)量太多，給實際應用帶來不便，因此，在實際應用中， XGMII 接口通常被 XAUI 接口代替，XAUI 即 10 Gigabit attachment unit interface, 10G附屬單元接口，XAUI在XGMII的基礎上實現(xiàn)了 XGMII接口 的物理距離