三相缺相檢測電路的原理分析

1、三相缺相檢測電路的原理分析本部事業(yè)部電源開發(fā)部付應(yīng)紅前言：對于使用三相交流電的用電設(shè)備，一個最基本的可靠性保護功能就是三相輸入缺相檢測功能，當(dāng)三相輸入中任何一相電壓缺相時，該電路模塊輸出缺相告警信號。通過對告警信號的處理，保證了對用電設(shè)備的安全保護。一、工作原理1、電路原理圖原理圖如圖1所示：2、工作原理其工作原理如下:當(dāng)三相輸入電壓正常時，其三相輸入相電壓波形如圖2所示，為便于分析，將一個電源周期分為6等份，如圖2 所示T1、T2、T3、T4、T5、T6。在這六個區(qū)間，三相電源之間的 關(guān)系如表1所示：T1T2T3T4T5T6三相電源之間的關(guān)系Ua>Uc>UbUa>Ub>

2、;UcUb>Ua>UcUb>Uc>UaUc>U b>UaUc>Ua>Ub1圖2三相正常時檢測電路波形圖在區(qū)間T1內(nèi)，Ua>Uc>Ub , A相電壓最大，B相電壓最小，因此，在圖1中的光藕D1和二極管VD5導(dǎo)通，此時，控制信號 Uc為低電平，當(dāng)時間從 T1進入T2區(qū)間時， Ua>Ub>Uc，A相電壓最大，C相電壓最小，因此，在圖 1中的 光藕D1和二極管VD4導(dǎo)通，控制信號 Uc為低電平，如此類推，在區(qū)間 T3、T4、T5、T6 時，控制信號 Uc均為低電平，所以，在一個電源周期內(nèi)，控制信號Uc為低電平，也就是說，當(dāng)三相輸入

3、電壓正常時（不缺相），控制信號 Uc 一直為低電平，從而使缺相告警信號PHFL為低電平，表示輸入正常。當(dāng)三相輸入電壓缺相時，其檢測電路波形圖如圖3所示，圖3三相缺C相時檢測電路波形圖由于缺C相時，線電壓只有 Uab 相，當(dāng)Uab在過零點附近時，光藕 D1不導(dǎo)通,其余二個光藕也不導(dǎo)通，此時，控制信號Uc為高電平，從而使缺相告警信號PHFL為高電平，表示輸入缺相，送 ECU處理。3、電路設(shè)計說明(1)控制信號V的計算圖1中，各點電壓說明如下：Va：光藕輸出；Vb：電壓比較器LM339第4腳輸入；Vc：三極管VT1基極控制信號；Vr：所有比較器的比較電壓基準(zhǔn)。光藕TLP621GR的電流傳輸比 CTR

4、取最小值，即 CTRin=100%電壓基準(zhǔn)Vr為：5.6 X15V R10 . 5V8又VA =15 - I 6.8 =10.5V則光藕集電極電流為：Ic = 15 一 10.5 =0.66 mA6.815 -10 5根據(jù) CTRin=100% 可得 I F = Ic = 0.66 mA。6.8U _1 2 _1在光藕原邊電路中：I F0.66 mA所以原邊最小電壓應(yīng)為150 +150U =0.66 mA 3002.2 =200 .7V當(dāng)光藕原邊電路線電壓瞬時值大于200V時，VA <10.5V，則VC為低電平。當(dāng)光藕原邊電路線電壓瞬時值小于200V時，VA >10.5V，則VC為

5、高電平。因此在三相輸入電壓缺相時，控制信號Vc為一個方波信號，波形見圖3。一個電源周期T =20 ms，而線電壓從0V上升到200V的時間設(shè)為t，則有廠200200 =2380 sin wt，貝U wt = arcsin( ) =arcsin( 0.3722 ) =21 .85537所以t=1.2ms ,則控制信號Vc高電平維持時間為2.4ms ,低電平維持時間為10-2.4=7.6ms 。(2)充放電回路分析計算充放電回路由電阻 R9 R10 VT2、C10 C11組成。當(dāng)控制信號VC為高電平時，三極管VT1、VT2導(dǎo)通，+15V電源通過電阻 R9、R10給電容C10 C11，當(dāng)控制信號VC

6、為低電平時，三極管 VT1、VT2截止，電容C10、C11通過電阻R9放電，顯然，VB實際上為一個直流電壓迭加一個脈動信號，只要VB的波不小于10.5 V ,則電壓 比較器LM339的第2腳輸出就一直為低電平，缺相告警信號PHFL為高電平，表示三相輸入缺相。波形見圖4充電時間常數(shù)：.=(R10/R9) C =(0.91 / 59)10 31 .4710 =1 .317 ms在VC的2.4ms高電平維持時間內(nèi)，VB電壓從0V上升到10.5V所用時間為t，t=10 5則有 10.5=15(1 e )，所以 thQ、( In(1 ) =1.3171.2 =1.58 ms15顯然此時間小于 2.4ms

7、。放電時間常數(shù)：.=R9 C = 59 10 3 1 .47 10 ° = 86.73 ms在Vc的7.6ms低電平維持時間內(nèi)，Vb電壓從15V下降到電壓U,t7.61 則有 U =15 e =15 e 86.73 = 1513.76V ，1 .09也就是說在整個 7.6ms低電平維持時間內(nèi)，VB 一直大于10.5V，所以缺相告警信號PHFL恒為高電平。二、實驗結(jié)果這次實驗是在ZXD5000 100A(V2.0)開關(guān)整流器上進行的，缺相工作和正常工作時的測 試波形如圖5、圖6所示：4Tek Kun: 10.DlkS/5- SampleA.缺C相時控制信號 Uc的實測波形Tek Kun: 10.DlkS/5- SampleB.缺C相時Vb的實測波形C.缺C相時Vd的實測波形圖5三相缺C相時檢測電路實測波形圖6Tek Kun: 10.DlkS/5- SampleA .正常工作時控制信號Uc的實測波形Tek Run: 1 Oj&kSZs- Sam