(電子行業(yè)企業(yè)管理)電子技術(shù)基礎(chǔ)(數(shù)字部分)第五版答案康華光

1、第一章 數(shù)字邏輯習(xí)題11 數(shù)字電路與數(shù)字信號(hào)1.1.2圖形代表的二進(jìn)制數(shù)010110100114 一周期性數(shù)字波形如圖題所示，試計(jì)算：(1)周期；(2)頻率；(3)占空比例MSBLSB0 1 2 11 12(ms)解：因?yàn)閳D題所示為周期性數(shù)字波，所以兩個(gè)相鄰的上升沿之間持續(xù)的時(shí)間為周期， T=10ms 頻率為周期的倒數(shù)， f=1/T=1/0.01s=100HZ占空比為高電平脈沖寬度與周期的百分比， q=1ms/10ms*100%=10%1.2 數(shù)制1.2.2將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，八進(jìn)制數(shù)和十六進(jìn)制數(shù)(要求轉(zhuǎn)換誤差不大于 42.(2)127 (4)2.718解：(2) (127) D=-

2、仁(10000000) B-1= (1111111) B= (177) 0=( 7F) H 72(4)(2.718 ) D=(10.1011)B=(2.54)O=(2.B)H1.4 二進(jìn)制代碼1.4.1 將下列十進(jìn)制數(shù)轉(zhuǎn)換為8421BCD 碼：( 1 ) 43 ( 3) 254.25解：(43) D=( 01000011) BCD1.4.3 試用十六進(jìn)制寫書下列字符繁榮ASCI 碼的表示：P28(1)+ (2) (3) you (4)43解： 首先查出每個(gè)字符所對(duì)應(yīng)的二進(jìn)制表示的數(shù)表示。ASCI碼，然后將二進(jìn)制碼轉(zhuǎn)換為十六進(jìn)制(1)“+” 的 ASCH碼為 0101011,則(00101011

3、) B= ( 2B) H(2)的 ASCH碼為 1000000,(01000000)B=(40)H(3) you 的 ASCH碼為本 1111001,1101111,1110101,對(duì)應(yīng)的十六進(jìn)制數(shù)分別為(4) 43 的 ASCH碼為 0110100,0110011,對(duì)應(yīng)的十六緊張數(shù)分別為34,331.6 邏輯函數(shù)及其表示方法1.6.1 在圖題 1.6.1 中，已知輸入信號(hào) A, B的波形，畫出各門電路輸出79,6F,75L 的波形。解: (a) 為與非， (b) 為同或非，即異或10第二章 邏輯代數(shù) 習(xí)題解答2.1.1 用真值表證明下列恒等式(3)ABABAB =+ (A B) =AB+AB

4、解：真值表如下ABABABABABAB+AB0001011010010100001100111由最右邊 2 欄可知，與 AB+AB 勺真值表完全相同。2.1.3用邏輯代數(shù)定律證明下列等式(3)()AABCACDCDEACDE+=+解： ()AABCACDCDE+(1)ABCACDCDE=+AACDCDE=+ACDCDE=+ACDE=+2.1.4用代數(shù)法化簡(jiǎn)下列各式(3)()ABCBC+解： ()ABCBC+()(ABCBC=+ABACBBBCCBC=+(1ABCABB=+ABC=+(6)()()()(ABABABAB+解： ()()()(ABABABAB+ ()()ABABABAB=.+.+B

5、ABAB=+ABB=+AB=+AB=(9)ABCDABDBCDABCBDBC+解： ABCDABDBCDABCBDBC+()()()()ABCDDABDBCDCBACADCDBACADBACDABBCBD=+=+=+=+=+2.1.7 畫出實(shí)現(xiàn)下列邏輯表達(dá)式的邏輯電路圖，限使用非門和二輸入與非門(1) LABAC=+(2)()LDAC=+(3)()(LABCD=+222已知函數(shù) L (A, B, C, D)的卡諾圖如圖所示，試寫出函數(shù)解： (,)LABCDBCDBCDBCDABD=+2.2.3 用卡諾圖化簡(jiǎn)下列個(gè)式( 1) ABCDABCDABADABC+L 的最簡(jiǎn)與或表達(dá)式解： ABCDAB

6、CDABADABC+()()()()()ABCDABCDABCCDDADBBCCABCDD=+ABCDABCDABCDABCDABCDABCDABCD=+(6)(,)(0,2,4,6,9,13)(1,3,5,7,11,15)LABCDmd=+2 2解：LAD=+(7)(,)(0,13,14,15)(1,2,3,9,10,11)LABCDmd=+22解:LADACAB=+112.2.4已知邏輯函數(shù) LABBCCA=+，+ 試用真值表 , 卡諾圖和邏輯圖（限用非門和與非 門）表示 解:1 由邏輯函數(shù)寫出真值表ABCL000000110101010011011110111102由真值表畫出卡諾圖3由

7、卡諾圖 , 得邏輯表達(dá)式 LABBCAC=+用摩根定理將與或化為與非表達(dá)式LABBCACABBCAC=+=.4由已知函數(shù)的與非 - 與非表達(dá)式畫出邏輯圖第三章習(xí)題3.1 MOS 邏輯門電路3.1.1根據(jù)表題 3.1.1 所列的三種邏輯門電路的技術(shù)參數(shù)， 試選擇一 種最合適工作在高噪聲 環(huán)境下的門電路。表題 3.1.1 邏輯門電路的技術(shù)參數(shù)表(min)/OHVVVOL(max)/V(min)/IHVV(max)/ILVV邏輯門 A2.40.420.8邏輯門 B3.50.22.50.6邏輯門 C4.2 0.23.2 0.8解：根據(jù)表題 3.1.1 所示邏輯門的參數(shù)，以及式( 3.1.1 )和式(

8、3.1.2 )，計(jì)算出邏輯門 A 的高電平和低電平噪聲容限分別為：NHAV= =2.4V 2V=0.4V (min)OHV(min)IHV(max)NLAV=0.8V0.4V=0.4V (max)ILV(max)OLV同理分別求出邏輯門B 和 C 的噪聲容限分別為：NHBV=1VNLBV=0.4VNHCV=1VNLCV=0.6V電路的噪聲容限愈大 , 其抗干擾能力愈強(qiáng) ,綜合考慮選擇邏輯門C3.1.3 根據(jù)表題 3.1.3 所列的三種門電路的技術(shù)參數(shù) ,計(jì)算出它們的延時(shí) -功耗積 ,并確定哪一 種邏輯門性能最好表題 3.1.3 邏輯門電路的技術(shù)參數(shù)表/pLHtn/pHLtn/DPmW邏輯門 A

9、1.2 16邏輯門 B568邏輯門 C10101解: 延時(shí)-功耗積為傳輸延長(zhǎng)時(shí)間與功耗的乘積, 即DP= tpdPD根據(jù)上式可以計(jì)算出各邏輯門的延時(shí) - 功耗分別為ADP =2PLHPHLtt+DP=(11.2)2ns+*16mw=17.6* 1210.J=17.6PJ同理得出：BDP=44PJ CDP=10PJ,邏輯門的 DP 值愈小，表明它的特性愈好，所以邏輯門 C 的 性能最好 .3.1.5 為什么說(shuō) 74HC 系列 CMO 與非門在+5V 電源工作時(shí),輸入端在以下四種接法下都屬 于邏輯 0：(1)輸入端接地 ; (2) 輸入端接低于 1.5V 的電源 ; (3) 輸入端接同類與非門的輸

10、 出低電壓 0.1V; (4)輸入端接10kQ的電阻到地.解：對(duì)于 74HC 系列 CM0S1 電路來(lái)說(shuō)，輸出和輸入低電平的標(biāo)準(zhǔn)電壓值為OLV=0.1V, ILV=1.5V, 因此有 : (1) =0 ViILV=1.5V, 屬于邏輯門 0(2) 1.5V=ViILV, 屬于邏輯門 0(3) 0.1ViILV=1.5V, 屬于邏輯門 0(4)由于 CMOS 管的柵極電流非常小，通常小于 1uA,在 10kQ電阻上產(chǎn)生的壓降小于10mV即Vi0.01V2.1V 時(shí)，將使 T1 的集電結(jié)正偏，T2, T3 處于飽和狀態(tài)，這時(shí) VB1 被鉗位在 2.4V，即 T1 的發(fā)射結(jié)不可能處于導(dǎo)通狀態(tài)，而是處

11、于反偏截止。由(1) (2),當(dāng) VB1A2.1V，與非門輸出為低電平。(4)與非門輸入端接 10kQ的電阻到地時(shí)，教材圖3.2.8 的與非門輸入端相當(dāng)于解3.2.2 圖所示。這時(shí)輸入電壓為VI=(Vcc-VBE)=10 ( 5-0.7 ) (10+4) =3.07V。若 T1 導(dǎo)通，則 VBI=3.07+ VBE=3.07+0.5=3.57 V 。但 VBI 是個(gè)不可能大于 2.1V 的。當(dāng) VBI=2.1V 時(shí)，將 使T1 管的集電結(jié)正偏，T2, T3 處于飽和，使 VBI 被鉗位在 2.1V，因此，當(dāng) RI=10kQ時(shí)，T1 將處于截止?fàn)顟B(tài)，由( 1)這時(shí)相當(dāng)于輸入端輸入高電平。323

12、設(shè)有一個(gè) 74LS04 反相器驅(qū)動(dòng)兩個(gè) 74ALS04 反相器和四個(gè) 74LS04 反相器。(1)問(wèn) 驅(qū)動(dòng)門是否超載？( 2)若超載，試提出一改進(jìn)方案；若未超載，問(wèn)還可增加幾個(gè)74LS04門？解：(1)根據(jù)題意，74LS04 為驅(qū)動(dòng)門，同時(shí)它有時(shí)負(fù)載門，負(fù)載門中還有74LS04。從主教材附錄 A 查出 74LS04 和 74ALS04 的參數(shù)如下(不考慮符號(hào))74LS04： =8mA,=0.4mA;=0.02mA. (max)OLI(max)OHI(max)IHI4 個(gè) 74LS04 的輸入電流為：4=4(max)ILIX0.4mA=1.6mA,4=4(max)IHIX0.02mA=0.08m

13、A2 個(gè) 74ALS04 的輸入電流為：2=2(max)ILIX0.1mA=0.2mA,2=2(max)IHIX0.02mA=0.04mA。1拉電流負(fù)載情況下如圖題解3.2.3 (a)所示，74LS04 總的拉電流為兩部分，即4 個(gè)74ALS04 的高電平輸入電流的最大值4=0.08mA 電流之和為0.08mA+0.04mA=0.12mA.而 74LS04 能提供 0.4mA 的拉電流，并不超載。(max)IHI2灌電流負(fù)載情況如圖題解3.2.3 (b)所示，驅(qū)動(dòng)門的總灌電流為1.6mA+0.2mA=1.8mA.而 74LS04 能提供 8mA 的灌電流，也未超載。(2)從上面分析計(jì)算可知，7

14、4LS04 所驅(qū)動(dòng)的兩類負(fù)載無(wú)論書灌電流還是拉電流均未超3.2.4 圖題 3.2.4 所示為集電極門 74LS03 驅(qū)動(dòng) 5 個(gè) CMO 邏輯門，已知 OC 門輸管 截止時(shí)的漏電流=0.2mA;負(fù)載門的參數(shù)為：=4V,=1V,=1A 試計(jì)算上拉電阻的值。從主教材附錄 A 查得 74LS03 的參數(shù)為：=2.7V , =0.5V , =8mA 根據(jù)式(3.1.6 )形式(3.1.7 )可以計(jì)算出上拉電阻的值。灌電流情況如圖題解 3.2.4 (a)所示，74LS03 輸出為低電平，=5(min)0HV(max)OLV(max)OLI(ILtotalllLI=5x0.001mA=0.005mA,有

15、=(min)pR(max)(max)()DDOLOLILtotalVVII.(54)(80.005)VmA.0.56KQ拉電流情況如圖題解3.2.4 (b)所示，74LS03 輸出為高電平，(IHtotalI=5IHI=50.001mA=0.005mAx由于 為了保證負(fù)載門的輸入高電平，取=4V 有(min)OHV(min)IHV(min)OHV(max)PR=(min)()()DDHOLtotalIHtotalVVoII.+(54)(0.20.005)VmA.=4.9KQ綜上所述，PR 的取值范圍為 0.56Q4.9Q3.6.7 設(shè)計(jì)一發(fā)光二極管(LED)驅(qū)動(dòng)電路，設(shè) LED 的參數(shù)為 FV

16、=2.5V, DI=4.5Ma;若=5V,當(dāng)LED 發(fā)亮?xí)r，電路的輸出為低電平，選出集成門電路的型號(hào)，并畫出電路圖.CCV解：設(shè)驅(qū)動(dòng)電路如圖題解 3.6.7 所示，選用 74LSO4 作為驅(qū)動(dòng)器件，它的輸出低電平電流=8mA, =0.5V, 電路中的限流電阻 (max)OLI(max)OLVR=(max)CCFOLDVVVI.=(52.50.5)4.5vmA.444Q026第四章 組合邏輯 習(xí)題解答4. 1. 2 組合邏輯電路及輸入波形（A.B）如圖題 4.1.2 所示，試寫出輸出端的邏輯表達(dá)式 并畫出輸出波形。412.bmp4121.bmp解：由邏輯電路寫出邏輯表達(dá)式LABABAB=+=.首

17、先將輸入波形分段，然后逐段畫出輸出波形。當(dāng) A.B 信號(hào)相同時(shí)，輸出為 1，不同時(shí)，輸出為 0，得到輸出波形。如圖所示 4122.bmp4 21 試用 2 輸入與非門設(shè)計(jì)一個(gè) 3 輸入的組合邏輯電路。當(dāng)輸入的二進(jìn)制碼小于 3 時(shí)， 輸出為 0；輸入大于等于 3 時(shí)，輸出為 1。解： 根據(jù)組合邏輯的設(shè)計(jì)過(guò)程，首先要確定輸入輸出變量，列出真值表。由卡諾圖化簡(jiǎn) 得到最簡(jiǎn)與或式，然后根據(jù)要求對(duì)表達(dá)式進(jìn)行變換，畫出邏輯圖1）設(shè)入變量為 A.B.C 輸出變量為 L,根據(jù)題意列真值表A B C L000101001000111100110111020111112)由卡諾圖化簡(jiǎn)，經(jīng)過(guò)變換得到邏輯表達(dá)式0142

18、11.bmp*LABCABC=+=3)用 2 輸入與非門實(shí)現(xiàn)上述邏輯表達(dá)式4212.bmp4 27 某足球評(píng)委會(huì)由一位教練和三位球迷組成，對(duì)裁判員的判罰進(jìn)行表決。當(dāng)滿足以 下條件時(shí)表示同意；有三人或三人以上同意，或者有兩人同意，但其中一人是叫教練。試用 2 輸入與非門設(shè)計(jì)該表決電路。解：1 )設(shè)一位教練和三位球迷分別用 A 和 B.C.D 表示，并且這些輸入變量為 1 時(shí)表示同 意，為 0時(shí)表示不同意，輸出 L 表示表決結(jié)果。L 為 1 時(shí)表示同意判罰，為 0 時(shí)表示不同意。 由此列出真值表輸入 輸出A B C D L00000000300010000110010000101003111000

19、1111100001001110201110111110011101111100111112 ）由真值表畫卡諾圖427.bmp由卡諾圖化簡(jiǎn)得 L=AB+AC+AD+BCD由于規(guī)定只能用 2 輸入與非門，將上式變換為兩變量的與非與非運(yùn)算式*LABACADBCDABACADBCD=3）根據(jù) L 的邏輯表達(dá)式畫出由 2 輸入與非門組成的邏輯電路4273.bmp4 33 判斷圖所示電路在什么條件下產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，怎樣修改電路能消除競(jìng)爭(zhēng)冒險(xiǎn)433.bmp解： 根據(jù)電路圖寫出邏輯表達(dá)式并化簡(jiǎn)得 *LABBC=+當(dāng)A=0, C=1 時(shí)，LBB=+有可能產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，為消除可能產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn)，增加乘積項(xiàng)使 AC

20、 ，使 *LABBCAC=+ ，修改后的電路如圖4332.bmp444 試用 74HC147 設(shè)計(jì)鍵盤編碼電路，十個(gè)按鍵分別對(duì)應(yīng)十進(jìn)制數(shù) 為 8421BCD 碼。要求按鍵 9 的優(yōu)先級(jí)別最高，并且有工作狀態(tài)標(biāo)志， 按鍵 0 按下兩種情況。解：真值表電路圖4.4.6 用譯碼器 74HC138 和適當(dāng)?shù)倪壿嬮T實(shí)現(xiàn)函數(shù)F=.解：將函數(shù)式變換為最小項(xiàng)之和的形式F=09， 編碼器的輸出 以說(shuō)明沒(méi)有按鍵按下和將輸入變量 A、 B、C 分別接入、端，并將使能端接有效電平。由于74HC138是低電平有效輸出，所以將最小項(xiàng)變換為反函數(shù)的形式L =在譯碼器的輸出端加一個(gè)與非門，實(shí)現(xiàn)給定的組合函數(shù)。4414 七段顯

21、示譯碼電路如圖題4. 4. 14 ( a)所示，對(duì)應(yīng)圖題 4. 4, 14 ( b)所示輸人波形，試確定顯示器顯示的字符序列 解：當(dāng) LE=O 時(shí)，圖題 4，4。14(a)所示譯碼器能正常工作。所顯示的字符即為 A2A2A1A 所表示的十進(jìn)制數(shù)，顯示的字符序列為 0、1、6、9、4。當(dāng) LE 由 0 跳變 1 時(shí)，數(shù)字 4 被鎖 存，所以持續(xù)顯示 4。4.4.19 試用 4 選 1 數(shù)據(jù)選擇器 74HC153 產(chǎn)生邏輯函數(shù).(,)(1,2,6,7)LABCm= 工解：74HC153 的功能表如教材中表解 4419 所示。根據(jù)表達(dá)式列出真值表如下。 將變量 A、B 分別接入地址選擇輸入端、，變量

22、 C 接入輸入端。從表中可以看出輸出 L 與變量 C 之間的關(guān)系，當(dāng) AB=00 時(shí)，L = C,因此數(shù)據(jù)端1S0S0I 接 C;當(dāng) AB=01時(shí)， L=,C1I 接；當(dāng) AB 為 10 和 11 時(shí)，L 分別為 0 和 1，數(shù)據(jù)輸入端C2I 和 3I 分別接 0 和 1。由此可得邏輯函數(shù)產(chǎn)生器，如圖解 4.4.19 所示。0輸入 輸出ABCL0000L=C00110101LC=1101000010101101111112.4421 應(yīng)用 74HC151 實(shí)現(xiàn)如下邏輯函數(shù)。解：1.154mmmCBACBACBAF+=+=D1=D4=D5=1 其他=04, 4. 26 試用數(shù)值比較器 74HC8

23、5 設(shè)計(jì)一個(gè) 8421BCD 碼有效性測(cè)試電路，當(dāng)輸人 為 8421BCD 碼時(shí)，輸出為 1，否則為 0。解：測(cè)試電路如圖題解 4. 4. 26 所示，當(dāng)輸人的 08421BCD 碼小于 1010 時(shí)，F(xiàn)AvB 輸出為 1, 否則 0為 0。 14. 4. 31 由 4 位數(shù)加法器 74HC283 構(gòu)成的邏輯電路如圖題 4。4. 31 所示，M 和 N 為控制端，試分析該電路的功能。解：分析圖題 4. 4, 31 所示電路，根據(jù) MN 的不同取值，確定加法器74HC283的輸入端 B3B2B1B0 的值。當(dāng) MN= 00 時(shí)，加法器 74HC283 的輸人端 B3B2B1B0= 0000，則加

24、法器的輸出為 S= I。當(dāng) MN= 01 時(shí)，輸入端 B3B2B1B0= 0010，加法器 的輸出 S= I + 2。同理，可分析其他情況，如表題解4. 4. 31 所示。該電路為可控制的加法電路。第六章 習(xí)題答案6.1.6 已知某時(shí)序電路的狀態(tài)表如表題6. 1, 6 所示，輸人為 A,試畫出它的狀態(tài)圖。如果電路的初始狀態(tài)在 b,輸人信號(hào) A 依次是 0、1、0、1、1、1、1,試求其相應(yīng)的輸出。解：根據(jù)表題 6。 1. 6 所示的狀態(tài)表， 可直接畫出與其對(duì)應(yīng)的狀態(tài)圖， 如圖題解 6. 1。 6（a） 所示。當(dāng)從初態(tài) b 開(kāi)始,依次輸人 0、 1、 0、 1、 1、 1、 1 信號(hào)時(shí),該時(shí)序電

25、路將按圖題解 6, 1 . 6（b）所示的順序改變狀態(tài)，因而其相應(yīng)的輸出為1、0、1、0、1、0、1。6.2.1 試分析圖題 6。2. 1（a）所示時(shí)序電路，畫出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài) 為 0,試畫出在圖題 6. 2. 1（ b）所示波形作用下，Q 和 z 的波形圖。解：狀態(tài)方程和輸出方程：6.2.4 分析圖題 62。4 所示電路，寫出它的激勵(lì)方程組、狀態(tài)方程組和輸出方程，畫出狀 態(tài)表和狀態(tài)圖。解：激勵(lì)方程狀態(tài)方程輸出方程Z=AQ1Q0根據(jù)狀態(tài)方程組和輸出方程可列出狀態(tài)表， 如表題解 624 所示， 狀態(tài)圖如圖題解 6。24 所示。6.2.5 分析圖題 625 所示同步時(shí)序電路，寫

26、出各觸發(fā)器的激勵(lì)方程、電路的狀態(tài)方程組 和輸出方程，畫出狀態(tài)表和狀態(tài)圖。解：激勵(lì)方程狀態(tài)方程輸出方程根據(jù)狀態(tài)方程組和輸出方程列出該電路的狀態(tài)表， 如表題解 6。2 5所示。6.3.1 用 JK 觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序電路，狀態(tài)表如下解：所要設(shè)計(jì)的電路有 4 個(gè)狀態(tài)，需要用兩個(gè) JK 觸發(fā)器實(shí)現(xiàn)。（1）列狀態(tài)轉(zhuǎn)換真值表和激勵(lì)表由表題 6。31 所示的狀態(tài)表和 JK 觸發(fā)器的激勵(lì)表，可列出狀態(tài)轉(zhuǎn)換真值表和對(duì)各觸發(fā)器 的激勵(lì)信號(hào)，如表題解 63。1 所示。6，2，5 所示，狀態(tài)圖如圖題解2)求激勵(lì)方程組和輸出方程由表題解 6. 3. 1 畫出各觸發(fā)器 J、K 端和電路輸出端 y 的卡諾圖，如圖題解 6. 3. 1 (a)所示。從而，得到化簡(jiǎn)的激勵(lì)方程組輸出方程Y=Q1Q0Q1Q0A由輸出方程和激勵(lì)方程話電路634 試用下降沿出發(fā)的 D 觸發(fā)器設(shè)計(jì)一同步時(shí)序電路，狀態(tài)圖如634 (a) , S0S1S2 的編碼如 6.3.4 ( a)解：圖題 6. 3。4 ( b)以卡諾圖方式表達(dá)出所要求的狀態(tài)編碼方案，即S0= 00, Si = 01,S2= 10, S3 為無(wú)效狀態(tài)。電路需要兩個(gè)下降沿觸發(fā)的D 觸發(fā)器實(shí)現(xiàn)，設(shè)兩個(gè)觸發(fā)器的輸出為 Q1、Q0,輸人信號(hào)為 A,輸出信號(hào)為 Y無(wú)關(guān)項(xiàng)x表示。