組合邏輯電路

1、4組合邏輯電路4.1 組合邏輯電路的分析4.1.1 寫出如圖題4.L1所示電路對應(yīng)的真值表。留一九1.1解：(1)根據(jù)圖題4. 1.1 (a)所示的邏輯圖，寫出其邏輯表達(dá)式，并進(jìn)行化簡和變換得L=AB+A+B+BCC=AB + A + B + BC + C=AB + AB + B + C=B+A+C根據(jù)上述邏輯表達(dá)式列出真值表如表題解4.LI (a)所示，ABL00010©110161011110e0101111Q11j11(2)根據(jù)圖題4.L1 (b)所示的邏輯圖，寫出邏輯表達(dá)式，并進(jìn)行化簡和變換得4=ABC+ABC = A(BC+BC)=Z + ABC = A(BC + BC)

2、+ ABC = A(BC + BC)ABC = 6 = 1根據(jù)上述邏輯表達(dá)式列出真值表，如表題解4.L1 (b)所示.4.1.2 組合邏輯電路及輸入波形（A、B）如圖題4.L2所示，試寫出輸出端的邏輯表達(dá)式 并畫出輸出波形。BJI L1.2解：由邏輯電路寫出邏輯表達(dá)式L = AB + AB = AOB首先將輸入波形分段，然后逐段畫出輸出波形。當(dāng)A、B信號相同時(shí)，輸出為1，不同時(shí), 輸出為0,得到輸出波形，如圖題解4. L 2所示。4.1.4 試分析圖題4.L 4所示邏輯電路的功能。圖笠4, L4解：組合邏輯電路的分析步驟是，首先由邏輯電路寫出邏輯表達(dá)式，然后根據(jù)邏輯表達(dá)式列 出真值表，再由真值

3、表判斷邏輯功能。由邏輯電路寫出邏輯表達(dá)式L = （A。）（C 。）列出真值表，如表題解4.L4所示。A8cD11«0«0fl-0I1AB10I00110«i«fl101G1Oliooil110。1ioeiQ101。01011111.0I10I11110i11e由真值表可知，輸入奇數(shù)個(gè)1(或0)，輸出L”，輸入偶數(shù)個(gè)1(或0),輸出LR.該電路為奇校電路。4.1.5 邏輯電路如圖題4.L5所示，試分析其邏輯功能。用題4.1.5解：根據(jù)組合邏輯電路的分析步驟(1) 由邏輯電路寫出輸出與輸入的邏輯表達(dá)式4=A + B = ABL2=A + B + A + B

4、= (A + B)A + B) = AB + ABI=A + B = AB(2) 列出真值表，如表題解4.1. 5所示。哀睇4.1A8LbLz00011011o1000I100Q10由真值表可知，當(dāng) A>B, "1, LkLR：當(dāng) AVB, 31, L：=L：=O：當(dāng) A=B, L：=LL 二L二0。該邏輯電路為1位數(shù)值比較器。4.1.6 試分析圖題4. 1. 6所示邏輯電路的功能。圖題4.1.6解：根據(jù)組合邏輯電路的分析步驟，首先寫出邏輯表達(dá)式S=A8CCO=(A®B)CrAB= (A®B)Ci+AB=AB + ACi + BQ根據(jù)邏輯表達(dá)式列真值表，如表

5、題解4. 1.6所示。*菖4.1.6ABcsc00B0000110010100I101190L0J01011DftI11111該電路為1位數(shù)全加器。A、B為被加數(shù)及加數(shù)，Q為低位進(jìn)位，S為和，C。為高位進(jìn)位。4.1.7 分析圖題4.1.7所示邏輯電路的功能°4Bi：5i圖-4J.7解：由邏輯電路寫出表達(dá)式So = A, BoC0 = A) 8。S = 4 A A)&)G =+ (A, 8)A£)列出其值表，如表題解4.L7所示。XM4.L7AjftiAotfeG$c£0 0 0 0 0,1 o o i e 9 0 111 1 U 0 0 1 V 1 o A

6、 1 0 Oil1 0 0 B 10 0 1 10 1。 10 11 110 0 110 1 1110 1 1 1。oe10101 11II tooo10Jeioi1011o110 11 1I1110 140011 -1 11i1I9由邏輯表達(dá)式和真值表可判斷該電路是2位數(shù)全加器。AxAo. BR分別為2位被加數(shù)及加數(shù),S八S。為和,Co為Ao、Bo相加向高位的進(jìn)位,3為A,、B,及C。相加向更高位的進(jìn)位.4.1.8 分析圖題4.1. 8所示邏輯電路的功能。解：按照組合邏輯電路的分析步驟進(jìn)行。（1） 根據(jù)邏輯電路可寫出各輸出端的邏輯表達(dá)式，并直接進(jìn)行化簡和變換。l4 = abc = a+b+c

7、L, = BCBC = BC + BCJ=C4=方F=ABAC=AB+AC（2）列寫真值表，如表題解4.L8所示。S人It 出ABCDL./.J口L>F00.01001000,1100e00010011100I10110 .01«0010i01.101a0110001i0D111*18e10.00001*1Q0100910(001I141011.11011100,101i11.1*1UQi111n011i1111010_i（3）確定邏輯功能。分析真值表可知，當(dāng)ABCD所表示的二進(jìn)制數(shù)小于或等于9時(shí)，輸出LLJJ,為對應(yīng)輸入的十進(jìn)制數(shù)9的補(bǔ)碼。例如，對十進(jìn)制數(shù)8求9的補(bǔ)碼為9-8

8、二1。 同時(shí)標(biāo)志位F輸出為0,當(dāng)輸入的二進(jìn)制數(shù)大于9時(shí)，輸出與輸入已不是上述的邏 輯關(guān)系，并且標(biāo)志位F輸出為1,說明此事電路輸出的是偽碼。這個(gè)電路邏輯功能 是計(jì)算十進(jìn)制數(shù)9的補(bǔ)碼。4.2組合邏輯電路的設(shè)計(jì)4. 2.1試用2輸入與非門設(shè)計(jì)一個(gè)3輸入的組合邏輯電路。當(dāng)輸入的二進(jìn)制碼小于3時(shí)， 輸出為0：輸入大于等于3時(shí)，輸出為解：根據(jù)組合邏輯的設(shè)計(jì)過程，首先確定輸入、輸出變量、列出真值表，由卡諾圖化簡得到 與或式，然后根據(jù)要求對表達(dá)式進(jìn)行變換，畫出邏輯圖。(1) 設(shè)輸入變量為A、B、C,輸出變量為L,根據(jù)題意列真值表，如表題解4. 2.1所示。(2)由卡諾圖化簡，如圖題解4. 2.1 (a)所示，

9、經(jīng)過變換得到邏輯表達(dá)式為L = A + BC = ABC(3)用2輸入與非門實(shí)現(xiàn)上述邏輯表達(dá)式，如圖題解4. 2.1 (c)所示。(b：»4.2.2試設(shè)計(jì)一個(gè)4位的奇偶校驗(yàn)器，即當(dāng)4位數(shù)種有奇數(shù)個(gè)1時(shí)輸出為0,否則輸出為 1.可以采用各種邏輯功能的門電路來實(shí)現(xiàn)。解：(1)按照組合邏輯電路的設(shè)計(jì)步驟，設(shè)4個(gè)輸入為A、B、C、D,輸出為L當(dāng)ABCD中 有奇數(shù)個(gè)1，輸出LR；當(dāng)ABCD有偶數(shù)個(gè)1或沒有1,輸出為L”，由此列出真值表，如表 題解4. 2. 2。衰解4.，2ABCDLABcDL00001i0000000101001100141010100111101i01001100J0101

10、«1101001101100111011111（2）由真值表畫出卡諾圖，如圖題解4.2.2 （a）所示。（3）由卡諾圖寫出邏輯表達(dá)式，并進(jìn)行變換得L = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD=AB(CD + CD) + AB(CD + C£>) + AB(CD + CD) + AB(CD + CD)=ABCD + AB(C D) + AB(C®D) + AB(C D)=(AB + AB)CD + (AB + AB)(C D)=(A 8)(。 D) + (A B)(C © D)=A

11、BC©D(4) 由邏輯表達(dá)式可見，用異或門可以簡化邏輯電路，因此，由異或門和非門構(gòu)成的邏 輯電路，如圖題解4.2.2 (b)所示。4. 2.4試設(shè)計(jì)一可逆的4位碼轉(zhuǎn)換電路。當(dāng)控制信號C二1時(shí)，它將8421碼轉(zhuǎn)換為格雷碼: C=0時(shí)，它將格雷碼轉(zhuǎn)換為8421碼?？梢圆捎萌魏伍T電路來實(shí)現(xiàn)。解：（1）設(shè)工、=、£、X。分別為4個(gè)輸入信號，丫八X、匕、Y。分別為4個(gè)輸出信號，根據(jù) 題意列出真值表，如表題解4. 2. 4所示。當(dāng)C=1時(shí)，輸入XKkXo作為8421碼，對應(yīng)的輸出 g,g：g：g。為格雷碼；當(dāng)C=0時(shí)，輸入XXXXoo則作為格雷碼，對應(yīng)的輸出hbbb。為8421碼。注意

12、，此事XKX風(fēng)作為格雷碼的排列順序不是按照它所對應(yīng)的十進(jìn)制數(shù)遞增順序，而是按照8421碼的遞增順序排列。(2)分別畫出C=1和C=0時(shí)各輸出函數(shù)的卡諾圖，如圖題解4.2.4 (a)所示.3（3）由卡諾圖可求得各輸出邏輯表達(dá)式。若同時(shí)考慮C變量，當(dāng)C=1時(shí)，有生=g2=（X.X2 + X5X2）C = （X.®X2）C '&=（*2乂 + 乂/|）。= （乂2 x）cg°=（XK + X/）C = （XfXo）C當(dāng)c=o時(shí)，有 b3 = X3Cb2 = （、3+取2）= （X3X2）Cbi =（X3 兄月+元 x?兄+, =（X3 X： + X；X2 ）X；

13、+ （X3X2 + X；%；）%. c=（X3 X2 ）無 + （匕 X?）X1 c= （X,©X2©X,）C/>0=（x3©x2exI©x0）c將上述兩組方程合并，得到總的輸出邏輯表達(dá)式Y(jié)3=g5+b. = X.C+X.C = X3X =& + d=（X3 X? ）C + （X3 X2 ）C = X3 x2乂=©+4=（x?X）C + （X，XX）e= （X?XJC +（匕X）G 展開且重新組合，得y; = x1©（cx2+c?;）= x,©（cx7-cy,）% = g0+d = X。（可O）由此可畫出與非門

14、和異或門實(shí)現(xiàn)的邏輯電路，如圖題解4.2.4 (b)所示。4.2.5 試設(shè)計(jì)一組合邏輯電路，能夠?qū)斎氲?位二進(jìn)制數(shù)進(jìn)行求反加1的運(yùn)算。可以 采用任何門電路來實(shí)現(xiàn)°解：(1)設(shè)輸入變量為A、B、C、D,輸出變量L、L、L、L,由題意列真值表，如表題解2. 5所示。at* 4.15椎人出ABCDL3G11000000000001111190101J10Q0111101*1001100101101i011010100111100110001H0.1001011110100111011010I110010011010.1111100*10I1110001(2)由真值表畫卡諾圖，如圖題解4.2

15、.5 (a)所示。3(3)由卡諾圖可求得各輸出邏輯表達(dá)式0L,=AB + AC + 7lD + ABCD= A9(8 + C + O) IC + BD + BCD= B®(C + D) k=CD+CD=C®D A=D根據(jù)上述表達(dá)式用或門和異或門實(shí)現(xiàn)邏輯電路，如圖題解4.2.5 (b)所示。4.2.6 某足球評委會由一位教練和三位球迷組成，對裁判員的判罰進(jìn)行表決。當(dāng)滿足以下 條件時(shí)表示同意：有三人或三人以上同意，或者有兩人同時(shí)同意，但其中一人是教練。試用 2輸入與非門設(shè)計(jì)該表決電路。解：(1)設(shè)一位教練和三位球迷分別用A和B、C、D表示，并且這些輸入變量為1時(shí)表示同 意，為0

16、表示不同意。輸出L表示表決結(jié)果，L為1時(shí)表示同意判罰，為0表示不同意。由 此列出真值表，如表題解4.2.7所示。4.2.7(2)由真值表畫卡諾圖,如圖題解4.2.7 (a)所示。 由卡諾圖化簡得L=AB-AC+AD+BCD由于規(guī)定只能用2輸入與非門，將上式變換為兩變量的與非-與非運(yùn)算式L = ABACADBCD= ABACADBCD(1) 根據(jù)L的邏輯表達(dá)式，畫出由2輸入與非門組成的邏輯電路，如圖題解4.2.7(b)用第4. 2.74.2.7 設(shè)計(jì)一 2位二進(jìn)制數(shù)相加得邏輯電路，可以用任何門電路實(shí)現(xiàn)。提示：A A. + B &“、Ao和氏、A分別為被加數(shù)和加數(shù),S,、S。為相加的和,A

17、為進(jìn)位位。解：設(shè)“、Ao和艮、B。分別為2位數(shù)加法的被加數(shù)和加數(shù)。S,、S。為2位數(shù)加法的和，&為 向更高位的進(jìn)位。由此列出真值表，如表題解4.2.8所示。A,Ht4. Bos.s，c.0 。 0 o n n o in o 1 0 0 e i i0 1 0 o 0 10 1 Olio0 111 1 o 0 (1 10 0 11 o 1 u 1 0 I f J J (» u3 1 G 1 1110 1 3 t 1DOU 01* 60t0i0r1O011u11o0。11Q1101100 10 a10 110 11】1由其值表可得卡諾圖，如圖題解4.2.8 (a)所示.由卡諾圖可得

18、S,、So, C：的簡化邏輯表達(dá)式S =A + AB B。+ A, q& + A 8穌 + A 8ABo + A" A%=%（ 48 + A 瓦）+瓦（Aa + A 瓦）+AA（4瓦+A外=（A 8）（A + 8o）+ 43o（A$Bi）=（A 耳）A圈,+© Bi）=4848（4線）s0 = 4綜 + 48。= 4 綜G = AM + <AA + 8人及）=A£ + O（a + M）由邏輯表達(dá)式可以畫出邏輯圖，如圖題解4. 2. 8 （b）所示。4. 2. 9某雷達(dá)站有三部雷達(dá)A、B、C,其中A和B功率消耗相等，C的功率是A的2倍。這 些雷達(dá)由2臺

19、發(fā)電機(jī)X和丫供電，發(fā)電機(jī)X的最大輸出功率等于雷達(dá)A的功率消耗，發(fā)電機(jī) Y的最大功率等于雷達(dá)X的3倍。要求設(shè)計(jì)一個(gè)邏輯電路，能夠根據(jù)雷達(dá)的起動(dòng)和關(guān)閉信號, 以最少約得方式起、停發(fā)動(dòng)機(jī)。解：設(shè)雷達(dá)A、B、C起動(dòng)為1，關(guān)閉為0,發(fā)電機(jī)X、丫起動(dòng)為1,停止為0.由題意可知，當(dāng)A或B工作時(shí)，只需要X發(fā)電：A、B、C同時(shí)工作時(shí)，需 要X和Y同時(shí)發(fā)電；其他情況只需要Y發(fā)電。由此列出真值表，如表題解4. 2. 9所示。斛 4 2,9ABCXY0D00000I0J010100110110I0101111Q01111I1由真值表可畫出卡諾圖，如圖題解4. 2. 9 （a）所示。由卡諾圖可得簡化邏輯表達(dá)式X = A

20、BC + ABC + ABCY=AB+C由邏輯表達(dá)式，可畫出與、或、非門構(gòu)成的邏輯電路，如圖題解4. 2. 9 （b）所示。4.3.10有一水箱由大、小兩臺水泵虬和此供水，如圖P3. 4所示。水箱中設(shè)置了 3個(gè) 水位檢測元件A、B、Co水面低于檢測元件時(shí)，檢測元件給出高電平；水面高于檢測元件時(shí), 檢測元件給出低電平?，F(xiàn)要求當(dāng)水位超過C時(shí)水泵停止工作；水位低于C點(diǎn)而高于B點(diǎn)時(shí) 人單獨(dú)工作；水位低于B點(diǎn)而高于A點(diǎn)時(shí)虬單獨(dú)工作；水位低于A點(diǎn)時(shí)也和此同時(shí)工作。 試用門電路設(shè)計(jì)一個(gè)控制兩臺水泵的邏輯電路，要求電路盡量簡單。4BC從0000000110010XX01101100XX101XX110XX11

21、111解I題3.4的真值表圖 P3. 4真值表中的XbG A豆G A豆C, ABC為約束項(xiàng)，利用卡諾圖圖3.4(a)化簡后得到< M s= A +萬。(M s, M /的1狀態(tài)表示工作,0狀態(tài)表示停止)邏輯圖如圖A3. 4 (b)(b)圖 A3. 44.4若干典型的組合邏輯集成電路4 . 4.1優(yōu)先編碼器CD4532的輸入端1kL=1尸1，其余輸入端均為0,試確定其輸出YMY。 解：優(yōu)先編碼器CD4532除數(shù)據(jù)輸入端I：外，還有輸入使能端EI,由于EI=0,根據(jù)其功能 表可知，使能端EI沒有加有效信號，所以，YXY°=000。5 .4.2試用與非門設(shè)計(jì)一 4輸入的優(yōu)先編碼器，要

22、求輸入、輸出及工作狀態(tài)標(biāo)志均為高電 平有效。列出真值表，畫出邏輯圖。解：設(shè)輸入I。、L、L、L,輸出及工作狀態(tài)標(biāo)志分別為、E和GS,根據(jù)題意列出真值表, 如表題解4. 4. 2所示。由真值表可以得出該優(yōu)先編碼器的邏輯表達(dá)式，并寫出與非-與非表 達(dá)式乂 = /27? +4 =，2 +，3 =7/3% = /1273 +/3 =/12+/3=7/273GS = /。+/ +/, +，3 =由與非門構(gòu)成的邏輯電路如圖題解4.4. 2所示。'WM1.4.2（1） 優(yōu)先編碼器74HC147的功能表如表題4. 4. 3所示，試用74HC147和適當(dāng)?shù)拈T構(gòu)成輸 出為8421BCD碼，并具有編碼輸出標(biāo)

23、志的編碼器。優(yōu)先質(zhì)碼H74HC147功健表一入,1韁出77 hhr,7；7717h石四石4Y；HHHH.HHHHHHH .HHXXXXXXXXLLHHLXXXXXXXL«H1.HHHXXXXXXLHHHL1.I.XXXXX、LHHHHLLHXXXXLHHHHHLHLXXXL：HHHHHHLHHXXLHHH11HHHHLLXLHHHHHHHHHLHLHHHHHHHHHHHL解：由表題4 4. 3可知,輸出歹3G2羽歹。是8421BCD碼的反碼,因此只要在74HC147的輸出 端增加反相器就可以獲得題中所要求的輸出碼。在輸入端均為高電平時(shí)工作狀態(tài)標(biāo)志GS位 0.而有低電平信號輸入時(shí)GS為

24、1,可由與非門實(shí)現(xiàn)此功能。74HC147為9個(gè)輸入端,此題 需要10個(gè)輸入端，因此7o接在與非門的輸入端，當(dāng)7。心時(shí)，LfL。為0, GS為1。題中 所要求的編碼器的邏輯電路如圖題解4. 4. 3所示。圖解4,4. 34.4. 5為了使74HC138譯碼器的第10腳輸出為低電平，試標(biāo)出各輸入端應(yīng)置的邏輯電平。 解：首先查74HC138的引腳圖,了解各個(gè)引腳的含義。根據(jù)題意,74HC138的引腳圖如圖題 解4.4.5所示。當(dāng)“、&、及接高電平，&、瓦、瓦接低電平，電源輸入端16號腳解+5V,接地端8號腳接地時(shí)，第10號腳已輸出為低電平。4. 4. 6用譯碼器74HC138和適當(dāng)?shù)?/p>

25、邏輯門實(shí)現(xiàn)函數(shù)F = ABC + ABC + ABC + ABC , 解：用74HC138實(shí)現(xiàn)邏輯函數(shù)，需要將函數(shù)式變換為最小項(xiàng)之和的形式F = ABC + ABC + ABC + ABC = ni() + m4 + m7=/Ho- ni4 - 7716 - nil = Y()-Ya - Ye-Y?在譯碼器輸出端用一個(gè)與非門，即可實(shí)現(xiàn)要求得邏輯函數(shù)。注意A接最高位A：端，C接最低 位邏輯圖如圖題解4.4.6所示。SM 4,4.$ r4. 4. 7 試用一片 74HC138 實(shí)現(xiàn)函數(shù) L(4,B,C, D) = ABC + ACD ,解：該題是用3輸入的74HC138譯碼器實(shí)現(xiàn)4變量的邏輯函數(shù)，

26、需要將其中3個(gè)變量接在輸 入端，另一個(gè)變量有可能接在使能輸入端。首先將函數(shù)式變換為最小項(xiàng)之和的形式，然后變 換為3變量的最小項(xiàng)的形式。L = ABCD + ABCD + ABCD + ABCD = ABCD + BCD + BCD + BCD)=A - (zn3 + 加4 + m5 + m7) =YyYi上述表達(dá)式中，最小項(xiàng)種的變量A均為1,因此，可以將A接在使能端氏上，在譯碼器輸出 端用一個(gè)與非門，即可實(shí)現(xiàn)要求得邏輯函數(shù)，如圖題解4.4.7所示。圖解4.4.74.4.8 2線-4線譯碼器74x139的輸入為高電平有效，使能輸入及輸出均為低電平有效。試用74x139構(gòu)成4線-16線譯碼器。解：

27、該題目是將2線-4線譯碼器擴(kuò)展為4線-16線譯碼器。設(shè)輸入為AAA：”,輸出為乙）乙5。每片74x139中含有兩個(gè)2線-4線譯碼器，所以需要 3片74x139構(gòu)成4線-16線譯碼器，譯碼器（0）的兩個(gè)地址輸入端分別接高2位汽、Ac, 產(chǎn)生4個(gè)低有效信號分別控制譯碼器（1）到（4）的兩個(gè)地址輸入端分別并接在一起，作為 2位A,、A。的輸入端，這樣就構(gòu)成4線-16線譯碼器，如圖題解4.4.8所示。74x139, E4.4.9 應(yīng)用74HC138和其他邏輯門設(shè)計(jì)一地址譯碼器，要求地址范圍是OOH 1FH。解:十六進(jìn)制數(shù)001T1FH即為二進(jìn)制數(shù)000000111111,共64個(gè)地址,每片74HC13

28、8有8 個(gè)輸出端，因此需要8片74HC138構(gòu)成64個(gè)輸出的地址譯碼器，共6條地址線，其中3條 接74HC138的輸入端，&、A,、”作為片選信號，通過反相器或直接與使能端當(dāng)、區(qū)、瓦 連接，片（1 ）的EiEiEi =氐44，片（2 ）的逢后2/=氐兒氐,片（3 ）的 E.E2E1 =氐&4,片（4）的區(qū)后2后1 =氐&4,片（5）的a后2萬1片（6）的63氏E=AA|A3, ）（7）的巴民0=444,片（8）的片民鼠邏 據(jù)電路如圖題解4.4.10所示。*4.4, 10AqAtA374XC13g00074Hs38(1)00174HC138C2)01074HC138C3)

29、01174IIC138C4)J0074HC138(5)10171HCI3S(6)II07fHCi38<?)1_L_174HC138(8)用橋i. 4. 194.4.10 指出題4.4.10種對應(yīng)十六進(jìn)制地址碼07H、OEH、13H、2CH、3BH的輸入。解：十六進(jìn)制地址碼07H、OEH、13H、2CH、3BH所對應(yīng)的二進(jìn)制碼分別為07H 的輸入 &AAA：A,Ao=OOOlll 0EH的輸入4次從足4力產(chǎn)001110 13H 的輸入 AAA&：A，Ao=OlOOll 2CH 的輸入 AAA此AA=101100 3BH 的輸入 AAAAA4二 1110114. 4. 14七

30、段顯示譯碼電路如圖題4.4. 14 (a)所示，對應(yīng)圖題4.4. 14 (b)所示愉入波形,試確定顯示器顯示的字符序列是什么？解：當(dāng)LER時(shí)，圖題4.4.14 (a)所示譯碼器能正常工作，所顯示的字符即為AAAA。所叢n_i(V)愕旅4.4 乂表示的十進(jìn)制數(shù)，顯示的字符序列為0、1、6、9、4o當(dāng)LE由。跳變1時(shí)，數(shù)字4被鎖存, 所以持續(xù)顯示4。證明：首先寫出邏輯表達(dá)式，再將已知條件代入后化簡即可證明。由圖題4. 4. 16的邏輯電路可得如下邏輯表達(dá)式L = IgSiSo + /SSo + / S So +當(dāng)，3 =0,，2 =/l=4) = 1 時(shí)，上式為L = SSo + 5iS0 +SS

31、o = Si (So + So) + S1 -Si=S i + S| S o證畢。4.4. 17應(yīng)用圖題4.4. 16所示的電路產(chǎn)生的邏輯函數(shù)F=S,+S0.4. 4.18設(shè)計(jì)一 4選1數(shù)據(jù)選擇器。數(shù)據(jù)輸入是I。、L、1八13,數(shù)據(jù)輸出是Y, 4個(gè)控制信 號為S。、Si、S：、Sg要求只有當(dāng)Ski時(shí)，L與Y接通，且由另一控制信號E作為該選擇器 的使能信號。圖解4.4. 18（1）畫出反相器、兩輸入與門和或門實(shí)現(xiàn)的邏輯電路。（2）選擇一合適得三態(tài)門作為輸出級。解：根據(jù)題意列出該數(shù)據(jù)選擇器的功能表，。如表題解4.4.18所示.由功能表寫出Y的邏輯表達(dá)式= p3S2(5iS0/0Y = S3S2Si

32、So/o + S3S2S.S0/. +53S,SiSo/9 +S.S2S1S0L E+ S| 5o/, ) + M0M1 (M3s2/2 + S3M2/3) E用非門和2輸入與門、或門實(shí)現(xiàn)該數(shù)據(jù)選擇器，并用三態(tài)門作輸出級，電路如圖題解4. 4. 18 所示。4.4.19試用4選1數(shù)據(jù)選擇器74HC153產(chǎn)生的邏輯函數(shù)L （A, B, C） =Em （1,2,6, 7, X解：此題是用具有兩個(gè)地址輸入的數(shù)據(jù)選擇器實(shí)現(xiàn)三變量邏輯表達(dá)式，將兩個(gè)變量接入地址 輸入端，另一個(gè)變量接入數(shù)據(jù)輸入端。74HC153的功能表如主教材種表4. 4.11所示。根據(jù)表達(dá)式列出直值表，如表題解4. 4. 19所 示。將

33、變量A、B分別接入地址選擇輸入端S：、So,變量C將被分配在數(shù)據(jù)輸入端。從表中 可以看出輸出L與變量C之間的關(guān)系，當(dāng)ABR0時(shí)，L=C,因此數(shù)據(jù)端I。接C：當(dāng)ABR1時(shí), LW L接彳：當(dāng)AB為00和11時(shí)，L分別為。和1,數(shù)據(jù)輸入端，和I：分別接0和1。 由此可得邏輯函數(shù)產(chǎn)生器，如圖題解4. 4. 19所示。4. 4. 21應(yīng)用74HC151實(shí)現(xiàn)如下邏輯函數(shù):(1) L = ABC + ABC + ABC(2) L = (AQB)0C解：用74HC151實(shí)現(xiàn)邏輯函數(shù)，首先要將邏輯函數(shù)化成最小項(xiàng)的形式，根據(jù)最小項(xiàng)表達(dá)式確 定數(shù)據(jù)輸入端D：的取值，并注意變量的高、低位與地址輸入端的連接順序?；?，

34、彳灰?圖解4.4.21(1) 將邏輯函數(shù)L = ABC + ABC + ABC寫成如下形式L =nu+nu+如與數(shù)據(jù)選擇器集成電路芯片74LS151的標(biāo)準(zhǔn)表達(dá)式比較y = s2 sls oD° + s2 s iS。/) + s 2S s o02 + s 2SSo/)3 + s2 sls 0。4+ S2 SS(S5 + S2SlS()D6 + S2SlS0D1=m()Do + 叫 D + fn2D2 + m3D3 + m4D4 + f/i5D5 + m6£>6 + m7D7 將L與Y比較可得DqD：DaDg-DtODi-D 1D51將A、B、C分別與地址輸入端區(qū)、Si、

35、So連接，即可得到電路，如圖題解4. 4. 21 (a)所示。(2) 將邏輯函數(shù)表達(dá)式展開成最小項(xiàng)形式Y(jié) = AQBQC = CAB + AB)OC = AB + ABC + (AB + AB)C=(AB + AB)C + ABC + ABC = ABC + ABC + ABC + ABC=m + m? + m4 + m7可得 Do二D戶 DkDeRD k二 D 二二 Di =D：=l同理,將A、B、C分別與地址輸入端£、S,、So；:連接，即可得到電路,如圖題解4. 4. 21 (b)所示。4. 4. 22應(yīng)用已介紹過的中規(guī)模組合邏輯電路設(shè)計(jì)一個(gè)數(shù)據(jù)傳輸電路，其功能是在4位通道 選

36、擇信號的控制下，能將16個(gè)輸入數(shù)據(jù)中的任何一個(gè)傳送到16個(gè)輸出端中相對應(yīng)的一個(gè)輸出端，其示意圖如圖題4.4. 22所示。/|5； O*->15南 麻圖褊4. 4.22解：應(yīng)用書中介紹過的中規(guī)模組合邏輯電路，8選1數(shù)據(jù)選擇器74HC151和3線-8線譯碼 器74HC138 (此處作數(shù)據(jù)分配器用)各兩片組成數(shù)據(jù)傳輸電路，如圖題解4. 4. 22所示，其 中74HC138的數(shù)據(jù)輸入端和數(shù)據(jù)輸出端均為低有效，經(jīng)過兩次求反，在輸出端得到原數(shù)據(jù)。 當(dāng)工二0時(shí)，(1)組得74HC151和74HC138工作,將輸入的數(shù)據(jù)中的任意一個(gè)傳輸?shù)? 個(gè)輸出端7o巴中對應(yīng)的一個(gè)。(2)組得74HC151和74HC

37、138不工作。當(dāng)SfI時(shí)，(2) 組得74HC151和74HC138工作，將輸入的數(shù)據(jù)L工二從輸出端歹8 口5對應(yīng)輸出，(1)組得 74HC151 和 74HC138 不工作。d 74HC151D；Di Y55 D?So S： S2 EK74HC138 (I)E1圖解，4.22Di 74HC151 d Q) % d YA| Aj74HC138 4.4.23試用三個(gè)3輸入端與門、一個(gè)或門和非門實(shí)現(xiàn)“A>B”的比較電路,A和B均為2 位二進(jìn)制數(shù)。解：先根據(jù)題意寫出Ex的邏輯表達(dá)式。由主教材中的表4. 4. 14寫出2位數(shù)值比較器“A>B”的邏輯表達(dá)式Fa>b = AB +(Ai

38、Bi +44)A)8o = B 4-Ai BxABq +要求與門的輸入端不能超過3個(gè)，因此對上述表達(dá)式進(jìn)行化簡，將后面兩項(xiàng)的四個(gè)變量相與, 變?yōu)槊宽?xiàng)最多只有三個(gè)變量相與的與或表達(dá)式。PA>B = A (Bi +44 Ao ) + 81( A + AiABo) =(Bi + A)8o) + 5i(A +480) =A 3i + A| Bo + A)8i Bo根據(jù)上述表達(dá)式，可用三個(gè)3輸入端與門、一個(gè)或門和兩個(gè)非門實(shí)現(xiàn)語句“A>B"，如圖題 解4. 4. 23所示。4.4.25試設(shè)計(jì)一個(gè)8位相同數(shù)值比較器,當(dāng)兩數(shù)相等時(shí)，輸出L=l,否則L=0，解：8位相同數(shù)值比較器要求對應(yīng)的

39、2位數(shù)相等。首先設(shè)計(jì)兩個(gè)1位二進(jìn)制數(shù)相等的比較器, 設(shè)兩個(gè)1位二進(jìn)制數(shù)為輸出為L,則列出1位二進(jìn)制數(shù)相等的真值表,如表題解4. 4. 25 所示。由真值表寫出邏輯表達(dá)式Li=AlBi+AiBi=Ai®Bt如果兩個(gè)8位二進(jìn)制數(shù)相等，則它們對應(yīng)的每1位應(yīng)相等。設(shè)8位比較器的輸出為L,則= 43o4q .A2約A3B3A434A535A6紇A7房= Ai)®B() + AlBl+A2®B2 + A3B. + A4®BA5®B5+A(>®Bb + A1B1由邏輯表達(dá)式可得邏輯圖，如圖題解4.4.25所示。4. 4. 26試用數(shù)值比較器7

40、4HC85設(shè)計(jì)一個(gè)8421BCD碼有效性測試電路，當(dāng)輸入為8421BCD 碼時(shí)，輸出為1，否則為0。解：BCD碼的范圍是0000100L即所有有效的BCD碼均小于1010。用74HC85構(gòu)成的測試 電路如圖題解4. 4.26所示,當(dāng)輸入的8421BCD碼小于1010時(shí)，F(xiàn)y輸出為1,否則為0。ffl W 4. 4. 264.4.27 試用數(shù)值比較器74HC85和必要的邏輯門設(shè)計(jì)一個(gè)余3碼時(shí),輸出為1,否則為0。 解：余3碼的范圍是00111100。因此需要兩片74HC85和一個(gè)或非門構(gòu)成測試電路,如圖 題解4. 4. 27所示，當(dāng)輸入數(shù)碼在00111100范圍內(nèi)，片 的Rvb和片(2)的均為 0,或非門的輸出L為1：超出此范圍L為0。4.4.28 試用反相器和與或非門設(shè)計(jì)1位二進(jìn)制全加器。解：1位全加器的真值表，如表題解4. 4. 28所示。為了求出S,和G的邏輯表達(dá)式，首先分 別畫出S，和G的卡諾圖，如圖題解4.4.28 (a)所示。為便于與-或-非的表達(dá)式，采用 包用0