第6章-中央處理器(2)

1、文檔可能無法思考全面，請瀏覽后下載! 計算機(jī)原理 教 案學(xué)科計算機(jī)應(yīng)用課 題第六章 中央處理器課次62 時序授課時間 課的類型新授課授課方法講授法、啟發(fā)、指導(dǎo)授課時數(shù)2教 具多 媒 體、計算機(jī)組件授課班級教學(xué)目標(biāo)1. 掌握時序控制各種方式的特點(diǎn)2. 了解多級時序中各種周期的特點(diǎn) 審批意見 教學(xué)重點(diǎn)時序控制各種方式的特點(diǎn)，多級時序中各種周期的特點(diǎn)教學(xué)難點(diǎn)時序控制各種方式的特點(diǎn)，多級時序中各種周期的特點(diǎn) 教 學(xué) 設(shè) 計附 記教師講解，學(xué)生思考、記憶；教與學(xué)對應(yīng)的全鏈?zhǔn)浇虒W(xué)法7 / 11教 學(xué) 內(nèi) 容教師活動學(xué)生活動 導(dǎo)入：提問：CPU的許多操作都需要嚴(yán)格的定時控制嗎？6.2時序計算機(jī)工作過程就是執(zhí)

2、行指令的過程，一條指令的執(zhí)行過程分為：讀取指令、讀操作數(shù)、運(yùn)算、存放結(jié)果等步驟。一條指令在執(zhí)行過程中不同時期執(zhí)行不同微操作，這就需要節(jié)拍信號。計算機(jī)中產(chǎn)生周期節(jié)拍、脈沖等時序信號的部件稱為時序發(fā)生器。6.2.1 時序控制方式時序控制方式可分為同步控制與異步控制兩大類。實際應(yīng)用中采用的往往較為復(fù)雜，例如在同步控制的基礎(chǔ)上引入應(yīng)答的方式等。1. 同步控制方式如果各項操作與統(tǒng)一的時序信號同步，稱為同步控制。(1)時間分配同步控制方式的基本特征是將操作時間劃分為若干個時鐘周期，如圖所示。周期長度固定，每個時鐘（工作）周期完成一步操作，如一次加法操作。CPU則按照統(tǒng)一的時鐘周期去安排嚴(yán)格的指令執(zhí)行時間表

3、。各項操作應(yīng)在規(guī)定的時鐘周期內(nèi)完成，一個周期開始，一批操作就開始進(jìn)行，該周期結(jié)束，這批操作也就結(jié)束。各步操作之間的銜接取決于時鐘周期的切換。提問+引導(dǎo)：總結(jié)：歸納計算機(jī)語言及軟件的特點(diǎn)，進(jìn)入教學(xué)課題。講授新課：（多媒體幻燈片演示和板書）思考、回答并相互補(bǔ)充。學(xué)生思考、看書這個圖說明 計算機(jī)有統(tǒng)一的時序脈沖信號。一條指令執(zhí)行由三個工作周期構(gòu)成，取，讀數(shù)，執(zhí)行等周期，指令嚴(yán)格按工作周期規(guī)定執(zhí)行不同微操作。 (2)同步定時 有許多操作需要嚴(yán)格地同步定時。在加法時加一個同步定時，將穩(wěn)定結(jié)果放入寄存器。在做加法時，由于進(jìn)位傳遞的延遲，加法運(yùn)算各位形成穩(wěn)定的和值需要一定時間，而且先后不齊，但將穩(wěn)定的和值打

4、入結(jié)果寄存器的時刻是嚴(yán)格定時的。這就需要產(chǎn)生一種統(tǒng)一的同步打入脈沖，在其上升沿時刻則打入該運(yùn)算結(jié)果，時鐘周期提供了加法運(yùn)算的時間段，即時間分配。同步打入脈沖則決定打入運(yùn)算結(jié)果的時刻，即同步定時。在一個CPU中可能同時有幾處數(shù)據(jù)傳送操作，一般需將它們打入脈沖同步定時在同一時刻。(3)各部件間的協(xié)調(diào) 在一個CPU的內(nèi)部，通常只有一組統(tǒng)一的時序信號系統(tǒng)，CPU內(nèi)各部件間的傳送也就由這組統(tǒng)一的時序信號同步控制。在一個計算機(jī)系統(tǒng)中，各外圍設(shè)備往往有獨(dú)立的時序系統(tǒng)，那么在CPU、主存、各外圍設(shè)備之間的數(shù)據(jù)傳送又由誰來控制呢?如果采用同步控制方式，一般由CPU提供統(tǒng)一時序信號來控制部件間的傳送，例如由CPU

5、發(fā)出輸入脈沖或輸出脈沖。同步控制方式的優(yōu)點(diǎn)是時序關(guān)系比較簡單，控制部件在結(jié)構(gòu)上易于集中，設(shè)計方便。同步控制方式的缺點(diǎn)是在時間安排上不經(jīng)濟(jì)。因為各項操作所需的時間可能不同，如果安排在統(tǒng)一而固定的時鐘周期內(nèi)完成，勢必要根據(jù)最長操作時間來設(shè)計時鐘周期寬度。對于所需時間較短的操作來講，就存在時間上的浪費(fèi)。對于CPU或者設(shè)備的內(nèi)部，權(quán)衡控制的復(fù)雜程度與時間利用率兩方面的實際情況，一般都選取同步控制方式。2.異步控制方式定義：異步控制方式是指各項操作按其需要選擇不同的時間，不受統(tǒng)一的時鐘周期的約束，各操作之間的銜接與各部件之間的信息交換采取 應(yīng)答方式。異步控制方式的基本特征：各操作間的銜接和各部件之間的信

6、息交換沒有統(tǒng)一的時鐘周期劃分和同步定時脈沖；采用異步應(yīng)答方式。例：異步控制的總線傳送接/發(fā)總線主從發(fā)/接申請使用掌握使用總線的設(shè)備稱為主設(shè)備(即主動的一方)，由主設(shè)備啟動應(yīng)答過程。響應(yīng)設(shè)備要求的一方稱為從設(shè)備(即被動的一方)。注意： 主設(shè)備申請使用總線，獲得批準(zhǔn)后掌管總線控制權(quán)，這意味著由它向總線發(fā)送操作命令(如傳送方向)及總線地址。(1)主設(shè)備向從設(shè)備提出詢問，即向從設(shè)備提出傳輸要求。(2)從設(shè)備回答準(zhǔn)備好，如已準(zhǔn)備好待傳數(shù)據(jù)，或已作好接收數(shù)據(jù)準(zhǔn)備。(3)進(jìn)行數(shù)據(jù)傳送，如由主設(shè)備發(fā)往從設(shè)備，或由從設(shè)備發(fā)往主設(shè)備。(4)傳送完畢，主設(shè)備釋放對總線的控制。 為了實現(xiàn)這一異步應(yīng)答過程，主、從設(shè)備發(fā)

7、出或接收相應(yīng)的控制信號，如申請、批準(zhǔn)(掌管總線的控制器發(fā)出)、詢問、回答等，在總線操作期間主設(shè)備發(fā)出“總線忙”信號作為標(biāo)志，操作完畢時撤消“總線忙”信號。 從主設(shè)備申請到獲得批準(zhǔn)，從主設(shè)備提出詢問到接到從設(shè)備回答，以及實際傳送時間等，都可視實際需要而變，不固定，這就是異步的含義。講解：異步控制方式的優(yōu)點(diǎn)是時間緊湊，能按不同部件、設(shè)備的實際需要分配時間；缺點(diǎn)是實現(xiàn)異步應(yīng)答所需的控制比較復(fù)雜。因此，很少在CPU內(nèi)部采用異步控制，而是將它應(yīng)用于系統(tǒng)總線操作控制。因為系統(tǒng)總線所連接的各種設(shè)備，其工作速度差異可能較大，在它們之間或與CPU之間進(jìn)行傳送所需的時間也有較大差別，由于所需操作時間不太固定，因而

8、不便預(yù)估，而采用異步方式比較恰當(dāng)。3實際應(yīng)用中的一些變化 在實際應(yīng)用中，同步控制方式又有許多變化，甚至引入異步應(yīng)答關(guān)系，可以看成是兩種控制方法的結(jié)合。不同指令所需的執(zhí)行時間可能不同，甚至差別較大，為它們規(guī)定同樣的時間顯然是不恰當(dāng)?shù)?。常見的作法是讓它們占用不同的時鐘周期數(shù)目，以滿足各自的需要，而又比較緊湊。最短的指令只需一個時鐘周期，較長的指令則占用多個時鐘周期。如果每個時鐘周期長度較小，則時間安排就比較緊湊而經(jīng)濟(jì)。當(dāng)然，一個時鐘周期能完成CPU內(nèi)部最長的數(shù)據(jù)通路操作。這是同步控制方式的一種實際應(yīng)用形態(tài)。6.2.2 多級時序的建立1.時序劃分層次 同步控制方式中常將時序關(guān)系劃分為幾個層次，稱為多

9、級時序。(1)指令周期 讀取并執(zhí)行一條指令所需的時間稱為一個指令周期。不同類型的指令，其指令周期的長短可以不同。通常，以開始取指令作為一個指令周期的開始，即上一個指令周期的結(jié)束。有的CPU設(shè)置有專門的取指標(biāo)志，但一般都不在時序系統(tǒng)中為指令周期設(shè)置完整的時間標(biāo)志信號，因此一般不將指令周期視為時序的一級。(2)CPU工作周期 在組合邏輯控制器中常將指令周期劃分為若干個工作階段，如取指令、讀取源操作數(shù)、讀取目的操作數(shù)、執(zhí)行等階段。為此，在時序系統(tǒng)中劃分若干種CPU工作周期，以對應(yīng)不同工作階段所需的操作時間，例如取指周期、源周期、目的周期，執(zhí)行周期等。在有的機(jī)器中將工作周期這一級稱為講解：機(jī)器周期，或

10、稱為基本周期。 在指令周期中的某一工作階段所需的時間稱為一個CPU工作周期。不同指令中的同一種CPU工作周期所需的時間也可能不同。(3)時鐘周期(節(jié)拍)一個CPU工作周期的操作可能需要分成幾步完成，所以在同步控制方式中，時序系統(tǒng)需按固定時間分段設(shè)置時鐘周期。每個時鐘周期(又稱為一拍)完成一步操作，是時序系統(tǒng)中最基本的時間分段。各時鐘周期長度相同，一個CPU工作周期可根據(jù)其需要，由若干個時鐘周期組成。不同CPU工作周期，或不同指令中的同一種CPU工作周期，其時鐘周期數(shù)目可以不同。 確定一個時鐘周期的長度有兩種設(shè)計策略。 一種設(shè)計策略是既考慮CPU內(nèi)部操作的需要，也考慮訪問主存的需要。由于主存讀寫

11、操作所需時間比一次CPU內(nèi)部操作所需時間要長，所以將主存讀寫周期作為時鐘周期，在一個時鐘周期中，可以執(zhí)行一次CPU內(nèi)部數(shù)據(jù)通路操作，如ALU運(yùn)算或傳送，或是執(zhí)行一次主存讀寫。如果主存速度較慢，這種安排方式對CPU內(nèi)部操作來說，時間浪費(fèi)較大。 另一種設(shè)計策略是按照CPU內(nèi)部操作的需要確定時鐘周期的長短。如果按同步方式訪問主存，則一次讀寫周期允許占用多個時鐘周期。如果采用異步方式訪問主存，則不受CPU時鐘周期的限制。早期的PDP11采用異步方式訪問主存，因此在指令流程中不斷出現(xiàn)同步方式與異步方式的變換。(4)定時脈沖 時鐘周期提供了一項操作所需的時間分段，但有的操作如打入寄存器，還需嚴(yán)格的定時購脈沖，以確定在哪一時刻打入。時鐘周期的切換也需要嚴(yán)格的同步定時。常見的設(shè)計是在每個時鐘周期的末尾發(fā)一次工作脈沖，脈沖前沿可用來打入運(yùn)算結(jié)果(或傳送)，脈沖后沿則實現(xiàn)周期的切換。也有的計算機(jī)在一