學號-××× -VLSI實驗報告

1、 南京郵電大學VLSI設計實驗報告 （2011/2012學年 第一學期）學 院：電子科學與工程學院 專 業(yè)：微電子學學 號：* 姓 名：×××指 導：×××實驗時間：2011年9月2011年10月實驗1內容：1. 熟悉cadence系統(tǒng) 2. 學習電路圖繪制練習：1、 如何進入cadence系統(tǒng)？2、 建立library，建立電路3、 學習基本的電路繪制方法：以反相器、3輸入與非門、3輸入或非門為練習。4、 繪制一下電路圖：解答：1、電路如圖：圖1-1 練習電路12、 電路2如圖：圖1-2 練習電路2實驗2內容：電路圖瞬態(tài)仿真練習：1

2、. 對單級、多級反相器進行電路仿真，輸入信號為100kHz的方波信號，工作電壓5V，得出輸出波形；對多級反相器進行仿真時，改變反相器的MOS管寬長比，比較輸出的上升時間和下降時間，可與理論變化進行對比。2. 分別對2輸入與非門、3輸入或非門進行仿真，輸入信號要求自行設計，包含analogLib庫里面的Vdc（高、低電平設置）、Vpulse、Vpwl三個電壓源，熟悉它們的應用。解答：1、單級反相器電路圖：圖2-1 單級反相器電路單級反相器輸入輸出波形圖：圖2-2 單級反相器輸入輸出波形多級反相器電路圖（3級）：圖2-3 多級反相器電路多級反相器輸入輸出波形圖：圖2-4 多級反相器輸入輸出波形改變

3、多級反相器中MOS的寬長比，以改變PMOS為例，對比輸出結果寬長比為2：圖2-5 PMOS寬長比為2的輸入輸出波形寬長比為20：圖2-6 PMOS寬長比為20的輸入輸出波形分析：為了更好地對比兩種寬長比情況，我把兩圖都放大至34us至42us之間的波形?？梢钥闯觯琍MOS寬長比20波形中的一級反相后的上升下降時間，要比PMOS寬長比為2波形中的一級反相后的上升下降時間要短，說明PMOS寬長比越大，上升下降時間減小得越快。2、二輸入與非門電路圖：圖2-7 二輸入與非門電路二輸入與非門輸入輸出波形圖：圖2-8 二輸入與非門輸入輸出波形三輸入或非門電路圖：圖2-9 三輸入或非門電路三輸入或非門輸入輸

4、出波形圖：圖2-10 三輸入或非門輸入輸出波形實驗3（注意：每次仿真時，必須采用SpectreS先進行仿真，以便破解仿真器）內容：1. 完成所有示例的練習 2. 完成最后的實驗任務實驗任務:1. 設計兩個不同器件參數(shù)的反相器，并對其進行輸入電壓掃描仿真，獲得如下波形：一個反相器在1V電壓之內翻轉，另一個在1V2V電壓之間翻轉。在設計報告中要明確指出NMOS和PMOS管的寬長比，以及仿真結果，并進行適當分析。2. 回顧nmos,pmos管的I/V特性曲線：漏電流Id隨柵源電壓Vgs變化的曲線，以及Id隨Vds變化的曲線。通過DC仿真，對nmos和pmos的I/V特性進行模擬，獲得I/V曲線。提示

5、：分別設置Vgs和Vds為變量，采用dc掃描仿真，獲得波形。3. 對示例1中的電流鏡電路進行溫度特性仿真，獲得流過電阻的電流溫度特性（-2080度），以及電阻上端電壓的溫度特性（-2080度）。解答：1、在1V以內翻轉的反相器電路圖及波形圖：圖3-1 在1V以內翻轉的反相器電路及波形電路圖中，下拉器件NMOS的寬長比為70，上拉器件PMOS的寬長比為1。在1V2V之間翻轉的反相器電路圖及波形圖：圖3-2 在1V2V之間翻轉的反相器電路及波形電路圖中，下拉器件NMOS的寬長比為0.5，上拉器件PMOS的寬長比為1。分析：上拉器件PMOS的寬長比越高，越能使翻轉點往高電壓方向移動；下拉器件NMOS

6、的寬長比越高，越能使翻轉點往低電壓方向移動。在1V以內翻轉的電路中，NMOS和PMOS寬長比之比為70；在1V2V之間翻轉的電路中，NMOS和PMOS寬長比之比為0.5。綜上所述，NMOS和PMOS的寬長比之比越大，越能使翻轉點往低電壓方向移動。2、NMOS的IV特性曲線： NMOS的漏電流Id隨柵源電壓Vgs變化的曲線：圖3-3 NMOS的漏電流Id隨柵源電壓Vgs變化由圖可見，當柵源電壓在大于0.7V左右時漏電流才大于0。NMOS的漏電流Id隨漏源電壓Vds變化的曲線：圖3-4 NMOS的漏電流Id隨漏電壓Vds變化圖為固定柵源電壓為3V的曲線。由圖可見，當Vds比較小時，可認為Id成線性

7、增長；當Vds繼續(xù)增大時，Id曲線趨于平緩，Id趨于飽和；Vds繼續(xù)增長到某一臨界值時，Id突然增大，MOS管發(fā)生擊穿。PMOS的IV特性曲線： PMOS的漏電流Id隨柵源電壓Vgs變化的曲線：圖3-5 PMOS的漏電流Id隨柵源電壓Vgs變化由圖可見，當柵源電壓在小于2.3V左右時漏電流才大于0（反向，所以顯示為負數(shù)）。PMOS的漏電流Id隨漏源電壓Vds變化的曲線：圖3-6 PMOS的漏電流Id隨漏電壓Vds變化3、電流鏡電路流過電阻的電流溫度特性和電阻上端電壓的溫度特性（-2080度）：圖3-7 電流鏡電路流過電阻的電流溫度特性和電阻上端電壓的溫度特性（-2080度）實驗4（注意：每次仿

8、真時，必須采用SpectreS先進行仿真，以便破解仿真器）內容：1. 完成所有示例的練習 2. 完成最后的實驗任務實驗任務：1. 對示例1中單級共源放大器進行分析，增大寬長比為原來的20倍，仿真測試增益。兩者比較，說明為什么？2. 繪制具體的仿真電路，對下圖兩種有源電阻作為負載的共源放大器進行增益和相位的仿真，并分析波形。（圖中寬長比僅僅是參考，在具體實驗時，可以進行更改）解答：1、 寬長比為1:1的增益和相位：圖4-1 寬長比1:1增益相位圖寬長比20:1的增益和相位：圖4-2 寬長比20:1增益相位圖分析：寬長比為1時增益約為20.8dB，為20時增益約為49.27dB，說明寬長比對增益有

9、影響，且寬長比越大，增益越大。2、 柵壓固定3V的PMOS作為有源電阻的增益和相位：圖4-3 柵壓固定3V的PMOS作為有源電阻的增益和相位分析： 用柵壓固定為3V的PMOS作為有源電阻，和NMOS組成單級放大器，增益約為162稍有變化，相位約為180稍有變化，可能是因為PMOS工作在飽和區(qū)導致電流變化幅度較小而導致的。柵漏相連的PMOS作為有源電阻的增益和相位：圖4-4 柵漏相連的PMOS作為有源電阻的增益和相位分析：使用柵漏相連的PMOS作為負載，和NMOS組成的單級放大器，增益穩(wěn)定約為13.4，相位穩(wěn)定為180，相比于柵壓固定的PMOS負載，增益減小了很多。實驗5實驗任務：1 分別繪制與

10、非門和或非門的版圖，并完成drc、lvs驗證。2 繪制如下電路的版圖，并完成drc和lvs驗證。注意：寬長比自行設計，注意MOS管的襯底接觸情況！解答：1、與非門的版圖：圖5-1 與非門版圖與非門電路圖：圖5-2 與非門電路圖與非門版圖DRC驗證通過，如下為LVS結果圖：圖5-3 與非門DRC結果可見，器件、網(wǎng)絡、節(jié)點都匹配?；蚍情T的版圖：圖5-4 或非門的版圖或非門電路圖：圖5-5 或非門電路圖或非門版圖DRC驗證通過，如下為LVS結果圖：圖5-6 與非門DRC結果可見，器件、網(wǎng)絡、節(jié)點都匹配。2、題中電路的版圖：圖5-7 題中電路的版圖題中電路的電路圖：圖5-8 題中電路的電路圖DRC驗證

11、通過，一下為LVS結果圖：圖5-9 題圖的LVS結果可見，器件、網(wǎng)絡、節(jié)點都匹配。實驗6綜合練習（選做）：請選擇所學過的任意一種電路，畫出電路圖、通過參數(shù)設計達到自己預期的設計要求，并通過電路仿真來驗證；最后完成版圖。要求： 1、所選擇電路最好有一定的功能；不得與之前實驗內容有重復； 2、電路的規(guī)模不限； 3、因綜合練習為個人設計電路，因此報告中不得出現(xiàn)相同（電路結構可以類似、功能可以相同，但器件參數(shù)和所獲得性能不得相同）；若出現(xiàn)完全相同，視為未做； 4、綜合實驗中出現(xiàn)任何問題和解決方法可以在報告中體現(xiàn)出來；若時間有限未完成所有設計工作，實驗報告可將已進行設計體現(xiàn)出來。電路圖：圖6-1 CMOS反相器電路圖版圖：圖6-2 版圖LVS驗證：圖6-2 LVS結果本次實驗小結： 本次連續(xù)八周時間的的上機實驗，我先后學會了如何利用cadence軟件繪制電路圖；了解了如何利用cadence軟件進行電路功能仿真，諸如在一定時間內的輸出仿真，對變量在一定范圍內的輸出仿真，對溫度進行變化的輸出特性曲線等等。也學到了如何利用cadence軟件繪制版圖，