工藝技術(shù)電介質(zhì)刻蝕面臨材料和工藝的選擇

1、電介質(zhì)刻蝕面臨材料和工藝的選擇半導體加工中，在晶片表面形成光刻膠圖形，然后通過刻蝕在襯底或者襯底上面的薄膜層中選擇性地除去相關(guān)材料就可以將電路圖形轉(zhuǎn)移到光刻膠下面的材料層上。這一工藝過程要求非常精確。但是，各 種因素例如不斷縮小的線寬、材料毒性以及不斷變大的晶片尺寸等都 會使實際過程困難得多。Applied Materials公司電介質(zhì)刻蝕部總經(jīng)理 Brian Shieh說：前段（FEOL）和后段（BEOL）電介質(zhì)刻蝕的要求各不相同，因此要求反應器基本功能具有很大的彈性，對于不同的要求都能夠表現(xiàn)出很好的性能?！盌ow Chemical 公司新技術(shù)部總監(jiān) Michael Mills 說：“從目前

2、和近期的發(fā)展來看，電介質(zhì)刻蝕設(shè)備還不會出現(xiàn)很大問題。 ” “目前的研究重點是雙嵌入式工藝、低 k 材料和高縱寬比接觸孔 的刻蝕。 "Hitachi High Technologies America 公司高級工藝經(jīng)理 Jason Ghormley 說：“氧化硅刻蝕要求能夠精確控制各向異性刻蝕過程，盡 量減少側(cè)壁鈍化層，同時保證整體結(jié)構(gòu)比較完美。這是氧化硅刻蝕的 一個普遍問題， 因為其工藝控制與化學反應相關(guān)。 對于氧化硅刻蝕來 說，在反應器中使用含硅材料是非常有用的， 因為它能控制氟原子和 含碳自由基的比例， 有助于在垂直方向的刻蝕反應和控制側(cè)壁鈍化層 之間取得平衡。 ”后段和前段面臨

3、的問題Shieh 認為雙嵌入式工藝是很復雜的應用，因為它涉及到各種各 樣的材料以及相應的整合問題， 例如光刻膠或 BARC 對微通孔 （via） 的部分或全部填充、 多層掩膜版的使用、 硬掩膜層或金屬掩膜層的使 用等。他說： “我們需要的是一整套解決方案，不管用戶的要求是什 么，它都能很好地達到要求。 方法之一是使刻蝕具有很寬的工藝窗口， 能夠提供經(jīng)過優(yōu)化的最佳工藝條件和很好的工藝控制能力， 滿足下一 代材料和技術(shù)的要求。這些新功能可以同時解決前段（ FEOL ）和后 段（ BEOL ）面臨的各種問題。當然，對于 FEOL 和 BEOL 來說，也 許還需要做一些很小的調(diào)整，但是其基本功能應該是

4、一樣的。 ”前段（FEOL ）的主要問題是刻蝕結(jié)構(gòu)變得越來越小，縱寬比變 得越來越大，因此重點是如何確保正確的選擇比以及如何控制刻蝕后 的結(jié)構(gòu)和頂部 /底部 CD， “從硬件角度來看，為了縮短等離子體存活 時間，必須提高氣體流量和降低氣體壓力。此外，控制離子密度和能 量分布也是非常重要的。” Shie說，從工藝角度來看，必須合理控制刻蝕粒子混合物中各組分的比例， 使等離子體化學反應過程得到優(yōu) 化。”還有一個比較普遍而且重要的問題是如何減小刻蝕工藝對低 k 材料的破壞。現(xiàn)在，半導體正在向低 k 工藝發(fā)展。為此，人們設(shè)計了 各種BEOL整合方案，希望能夠盡可能減小有效電容。Shieh說：眾 所周知

5、，在電介質(zhì)刻蝕過程中，低k材料會受到各種物理或電化學的 傷害。 Applied Materials 等公司為此進行了深入研究，發(fā)現(xiàn)通過刻蝕 設(shè)備各種軟硬件特征結(jié)構(gòu)和功能的設(shè)計與開發(fā)， 可以盡可能提高刻蝕 工藝窗口，在超低壓 /低能環(huán)境中有效地完成光刻膠的原位去除，最 大程度地保持低 k 材料的介電常數(shù)。 潔凈工作模式則可以消除氟記憶 效應。 這些新功能可以進一步保證 k 值不變， 并且在同一反應器中完 成多步工藝，縮短工藝周期。 ”選擇比問題Mills 非常清楚選擇比問題給電介質(zhì)刻蝕帶來的困擾。他說： “人 們普遍認為實際生產(chǎn)過程必須能夠達到 20:1以上的選擇比。 ”也就是 說，欲刻蝕材料的

6、刻蝕速度必須比圖形定義層材料的刻蝕速度快 20 倍以上。 “以前，通常用光刻膠作為圖形定義和阻止刻蝕的材料。當 欲刻蝕材料為氧化硅或FSG時，只需使氧化物的刻蝕速度比光刻膠 快 20 倍以上就可以了。這一要求并不太高，因為光刻膠是有機物， 而氧化硅或FSG是無機物，性質(zhì)完全不一樣。但是對于 SiLK （低k 電介質(zhì)）來說，我們就必須先問問自己該如何進行刻蝕。因此 SiLK 和光刻膠一樣，都是有機物。目前所采用的方法是在光刻膠和 SiLK 之間增加一層無機薄膜層， SiLK 刻蝕之前先通過刻蝕反應將光刻膠 圖形轉(zhuǎn)移到無機薄膜層上，然后對 SiLK 進行刻蝕。經(jīng)過圖形轉(zhuǎn)移的 無機薄膜層在 SiLK

7、 刻蝕過程中起到與光刻膠類似的作用。 SiLK 和氧 化硅的刻蝕選擇比可以高達 40:1。 ”問題在于有些材料既不是有機物也不是無機物， 而是介于兩者之 間。 “現(xiàn)在，你需要一些與有機 /無機混合物或類 OSG 材料相比，刻 蝕速度更慢的物質(zhì)。” Mills說。解決辦法有三種。第一種方法是在 刻蝕時采用多層堆疊硬掩膜技術(shù)， 硬掩膜可以是有機、 無機甚至是金 屬層。 因為金屬材料的化學性質(zhì)與無機材料和有機材料完全不同， 所 以可能找到合適的化學反應滿足選擇比的要求。 材料主要有三種： 有 機、無機或金屬。最好不要采用復合材料或混合物作為掩膜層。 ”“第二種方法是在頂部增加一層、兩層甚至是三層硬掩

8、膜層?？?蝕不同縱寬比結(jié)構(gòu)（例如溝道、 via 等）時，由于各層材料堆疊在一 起，因此總有與欲刻蝕材料化學性質(zhì)完全不同的一層材料暴露在外 面?！?UMC， IBM 和一些其它公司采用增加薄金屬層例如鈦或鈦化物 的方法，否則某些刻蝕工藝將缺乏必要的選擇比。第三種方法是NEC為130nm和90nm技術(shù)提出的單嵌入式工藝, 他們采用先刻蝕 via 然后再刻蝕溝道的方法。該技術(shù)可以達到線寬分 布均勻性的要求。但是，從成本角度來看，這只是一個折中方案。當電介質(zhì)由有機和無機材料組成（例如 OSG 材料）時，情況變 得更加復雜。 盡管碳含量的增加會降低介電常數(shù)， 但是同時也會對電 介質(zhì)/光刻膠之間的刻蝕選擇

9、比造成嚴重的影響。令人感興趣的是， 另外一種降低 k 值的辦法（增加孔洞或空氣）卻能改善刻蝕選擇比。 刻蝕多孔氧化硅時，可以采用光刻膠進行圖形定義并作為刻蝕掩膜 層。氧化硅 /光刻膠的刻蝕速度比為 20:1，而多孔氧化硅可以使刻蝕 速度加快 23 倍，因此多孔氧化硅和光刻膠的選擇比可以高達 40:1 或 60:1。也就是說， 只需提高無機或有機材料的多孔程度就可以顯著 提高其相對于掩膜層的刻蝕速度。當然，只有當材料組成發(fā)生變化、 性質(zhì)與光刻膠或掩膜層材料接近時才會出現(xiàn)以上問題。另外一個嚴重的問題是刻蝕對材料的損傷， 有時這種損傷在 SEM 下甚至根本就看不見。 “對于密度較高的氧化硅、 FSG

10、 來說，刻蝕只 是去除了表面上的材料，不會對內(nèi)部結(jié)構(gòu)造成損傷?！?Mills說。但是，當你對具有不同化學性質(zhì)的結(jié)構(gòu)或材料進行刻蝕時， 很難找到合 適的化學反應使所有層的刻蝕速度都保持一致。 對于同時具有有機和 無機功能或組成的混合材料來說， 最好能夠找到合適的刻蝕氣體， 使刻蝕過程中對Si-鍵和C-鍵的攻擊速度與它們在ILD材料中的濃度成 比例。不幸的是，實際上很難使這兩種反應按照相同的速度進行。更 嚴重的問題是在進行下一步濕法清洗或阻障層（barrier）沉積工藝之 前，你不知道會造成多么嚴重的損傷。因此，當發(fā)現(xiàn)清洗或 barrier 沉積問題時，有時其原因要追溯到好幾步之前的刻蝕工藝。 ”

11、 有時，你甚至會發(fā)現(xiàn) OSG 刻蝕結(jié)構(gòu)非常完美，但是清洗后 CD 變化50%的情況。對于barrier沉積工藝來說，刻蝕工藝形成的側(cè)壁 表面結(jié)構(gòu)可以帶來兩種截然不同的效果： 也許很幸運， 也許是一場惡 夢。如果其表面結(jié)構(gòu)平整連續(xù)， 而且沒有斷痕或倒置的側(cè)壁斜面結(jié)構(gòu)， barrier沉積的工藝窗口就很大。對于氧化硅或FSG雙嵌入式結(jié)構(gòu)來說，這是非常正常的情況，因為刻蝕選擇比很高。 “我們正在研究如 何避免側(cè)壁表面結(jié)構(gòu)上所謂 “ veil in g、“ bat win gs和微觀溝道等缺陷。 barrier沉積和ECD工程師非常害怕這些問題?！?Mills說，低密度結(jié) 構(gòu)的側(cè)壁表面具有1nm、2n

12、m和4nm等差異（不均勻性），這也會 對 barrier 工藝造成挑戰(zhàn)。 ”“沒有人能同時解決所有問題。我們必須根據(jù)相應材料進行特別的選擇和處理?！?Tega公司市場部總監(jiān)John Almerico說，我們在鐵 電材料的刻蝕方面具有豐富的經(jīng)驗，因此在高k領(lǐng)域我們具有一定的技術(shù)優(yōu)勢。鈍化層（passivation）刻蝕是我們的另一專長， 對這些非關(guān)鍵層電介質(zhì)我們可以采用非常成熟 的技術(shù)進行刻蝕，因此具有明顯的成本優(yōu)勢。此外，我們非常關(guān)注將 電介質(zhì)材料用作硬掩膜層的發(fā)展趨勢，這是一個很新的領(lǐng)域。 ” 刻蝕工藝的變化與轉(zhuǎn)折隨著半導體向 193nm 光刻的發(fā)展，電介質(zhì)刻蝕也面臨著新的轉(zhuǎn) 折。Lam R

13、esearch公司電介質(zhì)刻蝕產(chǎn)品部副總裁 Jeff Mark介紹說， 這一轉(zhuǎn)折發(fā)生在邏輯器件和存儲器的 90nm 開發(fā)和 130nm 大批量生產(chǎn) 階段，并促進了存儲器生產(chǎn)向 110nm 技術(shù)的邁進。前段（FEOL）的挑戰(zhàn)主要在于刻蝕縱寬比的增大，特別是DRAM 電容器結(jié)構(gòu)。 當半導體技術(shù)從 110nm 轉(zhuǎn)移到 90nm 時，很難刻蝕出那 么深（2.5um）的結(jié)構(gòu)，同時還保持光刻膠的完整性和選擇比，并獲 得預期的刻蝕結(jié)構(gòu)和性能。 人們正在尋求各種替代技術(shù)例如犧牲掩膜 層技術(shù)（包括多晶硅或多層抗刻蝕掩膜層）以突破這些限制。后段的 主要挑戰(zhàn)則在于各種低 k 材料的應用。半導體正在向碳摻雜氧化硅、 O

14、SG等材料發(fā)展，其中有些使用了有機低 k材料。193nm光刻膠的工藝窗口和使用條件明顯比 248nm光刻膠更加 苛刻。 193nm 光刻膠必須很薄。 “我們?nèi)绾尾拍茏龅礁哌x擇比，刻蝕 出又深又小的特征結(jié)構(gòu)，同時保證孔洞或線條邊緣表面的平整性 呢？ ” Mars問道。你必須確保線條或孔洞邊緣沒有皺紋等缺陷。但是你所使用的光刻膠比以前的更加容易受到損傷， 對離子轟擊也更加 敏感。 ”Lam 對雙頻率等離子體進行了優(yōu)化， 從而可以調(diào)整離子能量和盡 量減小對光刻膠的損傷。 “我們還對反應器內(nèi)的氣體反應和操作方法 進行了深入研究，改善了光刻膠的選擇性?！?MarkS說。盡量避免多 層光刻膠或多晶硅硬掩膜

15、的使用可以大大節(jié)省成本。 我們可以利用很 薄的193 nm光刻膠刻蝕出很深的結(jié)構(gòu)，在有些情況下甚至可以取消 多層硬掩膜的使用?！钡湫偷亩鄬庸饪棠z（MLR ）結(jié)構(gòu)由很薄一層 193nm光刻膠、OSG或其它電介層以及一層厚光刻膠組成。最上層 的193 nm光刻膠用于定義圖形，然后將圖形轉(zhuǎn)移到下面的氧化硅和 厚光刻膠層作為最終刻蝕用的掩膜層。在后段，為了縮短工藝周期和降低成本，原位（in situ）處理的 概念正被越來越多的人所接受。 “人們希望能夠在同一反應器中對多 層薄膜進行處理， 并且避免記憶效應影響下一層材料的刻蝕。 ” Marks 說。 “有些 65nm 或 45nm 刻蝕方案非常繁瑣，需

16、要在 10 個不同的反 應器中進行 1 0層不同的刻蝕步驟，這不太現(xiàn)實。我們發(fā)現(xiàn)限制等離 子體的空間分布可以盡量減小記憶效應， 雙頻結(jié)構(gòu)則可以對聚合物進 行有效的處理，從而實現(xiàn)某些薄膜層的原位處理。 ”刻蝕過程中，會在低 k 材料表面形成一層保護性阻隔層。 “我們需要保留這層阻隔層，但是同時又要盡量降低反應器內(nèi)的氟含 量。” MarkS說。有好幾種原位處理方法可供選擇：你可以先對晶片 進行刻蝕，然后清理反應器中殘留的聚合物， 最后進行光刻膠的去除。 但是，由于晶片仍然在反應器中未取出來， 因此清理反應器中殘留聚 合物的同時也會去除晶片上的保護性阻隔層。 另外一種方法是盡可能 減少反應器內(nèi)部的聚

17、合物沉積量。 當你用氧等離子體或氫等離子體進 行光刻膠去除的同時也就完成了反應器中殘留聚合物的清理， 使保護 性阻隔層可以保持較長時間，盡可能減小對刻蝕材料的損傷程度。 ” 保持生產(chǎn)過程中的 CD 控制也開始成為問題。過去， CD 控制曾 經(jīng)是柵極刻蝕的一個難題，現(xiàn)在電介質(zhì)刻蝕也開始出現(xiàn)同樣的問題。 “我們必須仔細監(jiān)控后段雙嵌入式結(jié)構(gòu)的 CD 控制和前段柵極的 CD 控制。許多器件制造商仍然使用電介質(zhì)刻蝕設(shè)備進行柵極硬掩膜層的 刻蝕，此時 CD 控制應該更加嚴格。 只要看一下接觸孔的密度有多高， 你就知道 CD 控制應該有多嚴格，否則一定會出現(xiàn)問題。到90nm和65nm工藝時，CD變動范圍要求

18、必須控制在幾個納 米之內(nèi)。 “晶片內(nèi)部、晶片之間和不同反應器之間的 CD 重復性必須 小于5nm?！?MarkS說。保持CD的高度可重現(xiàn)性是非常必要的。為 了做到這一點， 唯一的辦法是我們可以靈活控制工藝條件， 實現(xiàn)對晶 片范圍內(nèi) CD 的實時調(diào)整。有時，光刻結(jié)果并不是很好，這就要求我們能夠在刻蝕工藝過程中對 CD 變動進行相應的補償Tokyo Electron Ltd.公司BEOL產(chǎn)品市場部經(jīng)理 Eric Lee說： 刻 蝕是最后一步工藝。 當光刻結(jié)果不符合規(guī)格時， 下面的刻蝕工藝必須 能夠提供解決方案， 使最終的刻蝕結(jié)果能夠達到設(shè)計的預想結(jié)果。 要 做到這一點必須要有扎實深入的 R&D ，特別是采用浸入式光刻系統(tǒng) 時?！?Leei認為高密度等離子體對后段刻蝕相當有害。目前，幾乎所 有制造商采用的都是中密度等離子體刻蝕設(shè)備。他說： “幾乎每個人 都在嘗試采用至少兩個