數(shù)字電子技術(shù)-邏輯門電路

1、 集成邏輯門電路 邏輯門電路 集成邏輯門電路 引引 言言實(shí)現(xiàn)邏輯函數(shù)的實(shí)際基本器件實(shí)現(xiàn)邏輯函數(shù)的實(shí)際基本器件集成邏集成邏輯門電路。掌握門電路的邏輯功能和熟悉它們輯門電路。掌握門電路的邏輯功能和熟悉它們的電氣特性，是學(xué)習(xí)數(shù)字邏輯的基本要求。的電氣特性，是學(xué)習(xí)數(shù)字邏輯的基本要求。本章分為兩個(gè)層次介紹，第一層次先介紹本章分為兩個(gè)層次介紹，第一層次先介紹門電路的邏輯功能和應(yīng)用，基本開關(guān)器件（二門電路的邏輯功能和應(yīng)用，基本開關(guān)器件（二極管、三極管、極管、三極管、COMSCOMS）的開關(guān)特性，熟悉器件）的開關(guān)特性，熟悉器件的外部特性。的外部特性。第二層次關(guān)注門電路內(nèi)部結(jié)構(gòu)、工作原理第二層次關(guān)注門電路內(nèi)部結(jié)

2、構(gòu)、工作原理和電氣特性，對(duì)于數(shù)字系統(tǒng)設(shè)計(jì)來說，能保證和電氣特性，對(duì)于數(shù)字系統(tǒng)設(shè)計(jì)來說，能保證系統(tǒng)工作正確和可靠。系統(tǒng)工作正確和可靠。 集成邏輯門電路 引引 言言熟悉基本開關(guān)器件（二極管、三熟悉基本開關(guān)器件（二極管、三極管、極管、COMSCOMS）的開關(guān)特性，這是門電）的開關(guān)特性，這是門電路的工作基礎(chǔ)。路的工作基礎(chǔ)。在學(xué)習(xí)門電路時(shí)，注重門電路的在學(xué)習(xí)門電路時(shí)，注重門電路的邏輯功能和應(yīng)用，掌握常用器件類型邏輯功能和應(yīng)用，掌握常用器件類型的外部特性。對(duì)其內(nèi)部電路只作一般的外部特性。對(duì)其內(nèi)部電路只作一般介紹。介紹。 集成邏輯門電路 數(shù)字電路中，高、低電平均是一個(gè)許可范圍。數(shù)字電路中，高、低電平均是一個(gè)

3、許可范圍。輸出輸出高電平高電平+VDD VOH(min)VOL(max) 0 G1門門vO范圍范圍 vO 輸出輸出低電平低電平 輸入輸入高電平高電平VIH(min) VIL(max) +VDD 0 G2門門vI范圍范圍 輸入輸入低電平低電平 vI vO vI 驅(qū)動(dòng)門驅(qū)動(dòng)門G1 負(fù)載門負(fù)載門G2 1 1 正邏輯：正邏輯：高電平高電平邏輯邏輯1；低電平低電平邏輯邏輯0 集成邏輯門電路 半導(dǎo)體二極管：最基本的開關(guān)元件。半導(dǎo)體二極管：最基本的開關(guān)元件。在數(shù)字電路中最常用的是在數(shù)字電路中最常用的是開關(guān)二極管。開關(guān)二極管。基本特性：?jiǎn)蜗驅(qū)щ娦??；咎匦裕簡(jiǎn)蜗驅(qū)щ娦?。外加正向電壓外加正向電壓?dǎo)通；導(dǎo)通；外加

4、反向電壓外加反向電壓截至截至符號(hào)：符號(hào)：uD 正極正極負(fù)極負(fù)極1k?5V5mA1k-5VI=0實(shí)物圖實(shí)物圖 集成邏輯門電路 (1)(1)加正向電壓加正向電壓V VF F時(shí)，二極管導(dǎo)通，管壓降時(shí)，二極管導(dǎo)通，管壓降V VD D可忽略。二極可忽略。二極管相當(dāng)于一個(gè)閉合的開關(guān)。管相當(dāng)于一個(gè)閉合的開關(guān)。二極管的靜態(tài)特性二極管的靜態(tài)特性DRLFFVIFKFRVLI 集成邏輯門電路 (2)(2)加反向電壓加反向電壓V VR R時(shí)，二極管截止，反向電流時(shí)，二極管截止，反向電流I IS S可忽略。二可忽略。二極管相當(dāng)于一個(gè)斷開的開關(guān)。極管相當(dāng)于一個(gè)斷開的開關(guān)。LKVRRDLRVSRIuDiD0V理想二極管理想

5、二極管伏安特性伏安特性 集成邏輯門電路 實(shí)際的硅二極管正向?qū)〞r(shí)，存在實(shí)際的硅二極管正向?qū)〞r(shí)，存在一個(gè)一個(gè)0.7V0.7V的門檻電壓（鍺二極管為的門檻電壓（鍺二極管為0.3V),0.3V),其伏安特性曲線為：其伏安特性曲線為：uDiD0.7V實(shí)際硅二極實(shí)際硅二極管伏安特性管伏安特性DRLFFVIFKFRVLIUD=0.7V（無能源輸出）（無能源輸出） 集成邏輯門電路 可見，二極管在電路中表現(xiàn)為一個(gè)可見，二極管在電路中表現(xiàn)為一個(gè)受外加電壓受外加電壓vi控制的開關(guān)控制的開關(guān)。當(dāng)外加電壓當(dāng)外加電壓vi為一脈沖信號(hào)時(shí)，二極管將隨著脈沖電壓的為一脈沖信號(hào)時(shí)，二極管將隨著脈沖電壓的變化在變化在“開開”態(tài)

6、與態(tài)與“關(guān)關(guān)”態(tài)之間轉(zhuǎn)換。這個(gè)轉(zhuǎn)換過程就態(tài)之間轉(zhuǎn)換。這個(gè)轉(zhuǎn)換過程就是二極管開關(guān)的是二極管開關(guān)的動(dòng)態(tài)特性動(dòng)態(tài)特性。用軟件演示二極管開關(guān)特性用軟件演示二極管開關(guān)特性 集成邏輯門電路 +VCC(+5V) R 3k F D1 A D2 B 5V 0V A B F & A B F 0 0 0 1 1 0 1 1 0 0 0 1 F=AB 集成邏輯門電路 A D1 B D2 5V 0V F R 3k A B F 1 A B F 0 0 0 1 1 0 1 1 0 1 1 1 F=A+B 集成邏輯門電路 e b NPN型三極管 c e b PNP 型三極管 c 初步認(rèn)識(shí)三極管初步認(rèn)識(shí)三極管雙極型三極

7、管（雙極型三極管（BJT）分類：分類： 根據(jù)制作結(jié)構(gòu)分為根據(jù)制作結(jié)構(gòu)分為NPN型和型和PNP型；型； 根據(jù)制作材料分為硅根據(jù)制作材料分為硅材料和鍺材料。材料和鍺材料。三極管的三個(gè)極：發(fā)射極（三極管的三個(gè)極：發(fā)射極（e）、基極（）、基極（b）、集電極（）、集電極（c）三極管有兩個(gè)三極管有兩個(gè)PN結(jié)：發(fā)射結(jié)（結(jié)：發(fā)射結(jié)（ej）、集電結(jié)（）、集電結(jié)（cj）發(fā)射結(jié)發(fā)射結(jié)集電結(jié)集電結(jié) 集成邏輯門電路 ui iB e Rb b +VCC iC uo 工作原理電路 Rc c 集成邏輯門電路 RbRc+VCCbce0.7V0.3VRbRc+VCCbce截止?fàn)顟B(tài)截止?fàn)顟B(tài)飽和狀態(tài)飽和狀態(tài)三極管工作在開關(guān)狀態(tài)的等效

8、電路三極管工作在開關(guān)狀態(tài)的等效電路vivivovo 集成邏輯門電路 三極管反相器（非門）的工作情況三極管反相器（非門）的工作情況輸入輸入(A)輸出輸出(F)VI（V）VO（V）0.3V5V5V0.3V+V-T123100kRCCRVbI（+12V）VCO10k50k4.7k+5VFA01輸輸 入入10輸輸 出出非邏輯真值表非邏輯真值表 A F 1 集成邏輯門電路 0V5VL5V+V+VDDDD1213kRR3k2CC（+5V）（+5V）CCp（1 1）在多個(gè)門串接使用時(shí)，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值）在多個(gè)門串接使用時(shí)，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。的情況。（2 2）負(fù)載能力差。）負(fù)載能力差。0

9、.7V1.4VRL 集成邏輯門電路 解決辦法：解決辦法： 將二極管與門（或門）電路和三極管非門電路組將二極管與門（或門）電路和三極管非門電路組合起來。合起來。LBA+VD123D1kTP（+5V）1R2Rc3kCCRbDD5R14.7k4F 集成邏輯門電路 FA B C工作原理：工作原理： （1）當(dāng)）當(dāng)A、B、C全接為高電平全接為高電平5V時(shí)，二極管時(shí)，二極管D1D3都截止，而都截止，而D4、D5和和T導(dǎo)通，且導(dǎo)通，且T為為飽和飽和導(dǎo)通導(dǎo)通， VL=0.3V=0.3V，即輸出低電平。，即輸出低電平。（2）A、B、C中只要有一個(gè)為低電平中只要有一個(gè)為低電平0.3V時(shí)，則時(shí)，則VP1V，從而使，從

10、而使D4、D5和和T都截止，都截止，VL=VCC=5V，即輸出高電平。，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：所以該電路滿足與非邏輯關(guān)系，即：+VLABC123DDDDD4（+5V）PR3152CC3kR4.7kR1kTc1F 集成邏輯門電路 FA B C工作原理：工作原理： （1）當(dāng)）當(dāng)A、B、C全接為高電平全接為高電平5V時(shí)，二極管時(shí)，二極管D1D3都截止，而都截止，而D4、D5和和T導(dǎo)通，且導(dǎo)通，且T為為飽和飽和導(dǎo)通導(dǎo)通， VL=0.3V=0.3V，即輸出低電平。，即輸出低電平。（2）A、B、C中只要有一個(gè)為低電平中只要有一個(gè)為低電平0.3V時(shí)，則時(shí)，則VP1V，從而使，從而使D

11、4、D5和和T都截止，都截止，VL=VCC=5V，即輸出高電平。，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：所以該電路滿足與非邏輯關(guān)系，即：+VLABC123DDDDD4（+5V）PR3152CC3kR4.7kR1kTc1F 集成邏輯門電路 +VLABC123DDDDD4（+5V）PR3152CC3kR4.7kR1kTc1C+VBA（+5V）NNNNPPPPCCRb1+V13b1（+5V）T1CRBACC引子引子： 集成邏輯門電路 +VV12312312313DTRC輸入級(jí)輸出級(jí)中間級(jí)T4Tc22R3b1BRc4Aoe211k1.6kVc2TCCVR（ +5V）e24k130 集成邏輯門電

12、路 1 1、輸入全為高電平、輸入全為高電平3.63.6V時(shí)。時(shí)。 T2 2、T3 3飽和導(dǎo)通，飽和導(dǎo)通，V3.6V+V123D12312313Rb11K1.6k2RCC4k1（+5V）4TB飽和RRCe2TT130截止o飽和3倒置狀態(tài)c4截止c2TA實(shí)現(xiàn)了與非門的邏實(shí)現(xiàn)了與非門的邏輯功能之一：輯功能之一：輸入全為高電平時(shí)，輸入全為高電平時(shí)，輸出為低電平輸出為低電平。由于由于T2 2飽和導(dǎo)通，飽和導(dǎo)通，VC2C2=1=1V。T4 4和二極管和二極管D都截止。都截止。由于由于T3 3飽和導(dǎo)通，輸出電壓為：飽和導(dǎo)通，輸出電壓為： VO O= =VCES3CES30.30.3V2.1V1.4V0.7V

13、1V0.3V 集成邏輯門電路 該發(fā)射結(jié)導(dǎo)通，該發(fā)射結(jié)導(dǎo)通，VB1 1=1=1V。T2 2、T3 3都截止。都截止。2 2、輸入有低電平、輸入有低電平0.30.3V 時(shí)。時(shí)。3.6V0.3VV+V123123123D131.6k4kTCT1k截止e2導(dǎo)通飽和4o截止T130Rb12導(dǎo)通TRRBCC3c21ARc4 實(shí)現(xiàn)了與非門的邏輯實(shí)現(xiàn)了與非門的邏輯功能的另一方面：功能的另一方面： 輸入有低電平時(shí)，輸入有低電平時(shí)， 輸出為高電平輸出為高電平。忽略流過忽略流過RC2 2的電流，的電流，VB4B4VCCCC=5=5V 。由于由于T4 4和和D導(dǎo)通，所以：導(dǎo)通，所以： VO OVC CC C- -VB

14、E4BE4- -VD D =5-0.7-0.7=3.6=5-0.7-0.7=3.6（V）FA B C綜合上述兩種情況，綜合上述兩種情況，該電路滿足與非的該電路滿足與非的邏輯功能，即：邏輯功能，即：1V5V4.3V3.6V 集成邏輯門電路 L+V12313123D12312313R3T1AT2AT1BT2BABTT34CCRRRR1B241AAL=A+BB1 集成邏輯門電路 +VL1231231312312313DB21A1BBRCC24RTRT1B1ATTT2B2AR332A1TR41A 集成邏輯門電路 74LS00 的引腳排列圖VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2

15、A 2B 2Y GND 14 13 12 11 10 9 874LS20 1 2 3 4 5 6 7VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1C 1D 1Y GND74LS20 的引腳排列圖 14 13 12 11 10 9 874LS00 1 2 3 4 5 6 774LS00內(nèi)含4個(gè)2輸入與非門，74LS20內(nèi)含2個(gè)4輸入與非門。 集成邏輯門電路 74LS04內(nèi)含6個(gè)反相器，74LS02內(nèi)含4個(gè)2輸入或非門。 14 13 12 11 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y 3A 3Y GN

16、D6 反相器 74LS04 的引腳排列圖+VCC 14 13 12 11 10 9 874LS02 1 2 3 4 5 6 7VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 3A GND74LS02 的引腳排列圖+VCC 集成邏輯門電路 74LS51內(nèi)含2個(gè)4-2輸入與或非門 14 13 12 11 10 9 874LS51 1 2 3 4 5 6 7VCC 2B 2C 2D 2E 2F 2Y 2A 1A 1B 1C 1D 1Y GND74LS51 的引腳排列圖VCCDCBAY 集成邏輯門電路 74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平

17、均傳輸時(shí)間tpd10ns，平均功耗P10mW。74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd9ns，平均功耗P2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。 集成邏輯門電路 74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時(shí)間tpd10ns，平均功耗

18、P10mW。74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd9ns，平均功耗P2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。 集成邏輯門電路 MOS MOS管分類管分類PMOSPMOS管管: :結(jié)構(gòu)簡(jiǎn)單，工作速度低，負(fù)電源工作。結(jié)構(gòu)簡(jiǎn)單，工作速度低，負(fù)電源工作。NMOSNMOS管管:

19、 :工藝復(fù)雜，正電源工作。工藝復(fù)雜，正電源工作。CMOSCMOS管管: :PMOSPMOS管和管和NMOSNMOS管組成互補(bǔ)電路。管組成互補(bǔ)電路。 工作區(qū)工作區(qū)TTL: 截止截止 放大放大 飽和飽和CMOS: 截止截止 飽和飽和 非飽和非飽和相當(dāng)開關(guān)電路相當(dāng)開關(guān)電路: 斷開斷開 接通接通MOSMOS是金屬是金屬- -氧化物氧化物- -半導(dǎo)體場(chǎng)效應(yīng)管的簡(jiǎn)稱半導(dǎo)體場(chǎng)效應(yīng)管的簡(jiǎn)稱 集成邏輯門電路 VNDSGSDGVPPMOS管管NMOS管管VGSVTP 時(shí)導(dǎo)通時(shí)導(dǎo)通取取:VTP =2VVGSVTN 時(shí)導(dǎo)通時(shí)導(dǎo)通取取:VTN =2V即即:|VGS | |VTP |= 2V 時(shí)導(dǎo)通時(shí)導(dǎo)通柵極柵極源極源極

20、漏極漏極 集成邏輯門電路 NMOS管驅(qū)動(dòng)管管驅(qū)動(dòng)管PMOS管負(fù)載管管負(fù)載管VDDAFSPDNGPVPVNDPSNGN漏極相連做輸出端漏極相連做輸出端PMOSPMOS管的襯底總是接到電路管的襯底總是接到電路的最高電位的最高電位NMOSNMOS管的襯底總是接到電路管的襯底總是接到電路的最低電位的最低電位柵極相連做柵極相連做輸入端輸入端電路電路 集成邏輯門電路 A=1導(dǎo)通導(dǎo)通截止截止V=0V即即F0VDDAFVPVN工作原理工作原理設(shè)設(shè)VDD10V，A1時(shí)，時(shí)，VA10V A0時(shí)，時(shí)，VA0 VVgsP=0 VVgsN=10 V 集成邏輯門電路 A=0截止截止導(dǎo)通導(dǎo)通V=10V即即F1VDDAFVP

21、VN設(shè)設(shè)VDD10V，A1時(shí)，時(shí)，VA10V A0時(shí)，時(shí)，VA0 VVgsP=10 VVgsN=0 VA VP VN F 0 導(dǎo)通導(dǎo)通 截止截止 1 1 截止截止 導(dǎo)通導(dǎo)通 0 結(jié)論：結(jié)論： 集成邏輯門電路 VDDVP2VP1VN2VN1ABFCMOS與非門電路與非門電路負(fù)載管并聯(lián)負(fù)載管并聯(lián)驅(qū)動(dòng)管串聯(lián)驅(qū)動(dòng)管串聯(lián) 集成邏輯門電路 VDDVP2VP1VN2VN1ABFA=0,B=0:設(shè)設(shè)VDD10V，AB1時(shí)，時(shí)，VAVB10V AB0時(shí)，時(shí)，VAVB0 VVgsP1= VgsP2 = 10 VVgsN1= VgsN2 = 0 VVN1、VN2：截止：截止VP1、VP2：導(dǎo)通：導(dǎo)通F=1001 集

22、成邏輯門電路 VDDVP2VP1VN2VN1ABF設(shè)設(shè)VDD10V，AB1時(shí)，時(shí)，VAVB10V AB0時(shí)，時(shí)，VAVB0 V011A=0,B=0:VN1、VN2：截止：截止VP1、VP2：導(dǎo)通：導(dǎo)通F=1A=0,B=1:VN2、VP1：截止：截止VN1、VP2：導(dǎo)通：導(dǎo)通F=1 集成邏輯門電路 VDDVP2VP1VN2VN1ABF設(shè)設(shè)VDD10V，AB1時(shí)，時(shí)，VAVB10V AB0時(shí)，時(shí)，VAVB0 VA=0,B=0:VN1、VN2：截止：截止VP1、VP2：導(dǎo)通：導(dǎo)通F=1A=0,B=1:VN1、VP2：截止：截止VP1、VN2：導(dǎo)通：導(dǎo)通F=1101A=1,B=0:VP2、VN1：截止

23、：截止VN2、VP1：導(dǎo)通：導(dǎo)通F=1 集成邏輯門電路 VDDVP2VP1VN2VN1ABF設(shè)設(shè)VDD10V，AB1時(shí)，時(shí)，VAVB10V AB0時(shí)，時(shí)，VAVB0 V110A=1,B=1:VP1、VP2：截止：截止VN1、VN2：導(dǎo)通：導(dǎo)通F=0A=0,B=0:VN1、VN2：截止：截止VP1、VP2：導(dǎo)通：導(dǎo)通F=1A=0,B=1:VN1、VP2：截止：截止VP1、VN2：導(dǎo)通：導(dǎo)通F=1A=1,B=0:VP2、VN1：截止：截止VN2、VP1：導(dǎo)通：導(dǎo)通F=1 集成邏輯門電路 電路：電路：VDDVP2VP1VN2VN1ABF負(fù)載管串聯(lián)負(fù)載管串聯(lián)驅(qū)動(dòng)管并聯(lián)驅(qū)動(dòng)管并聯(lián) 集成邏輯門電路 VDD

24、VP2VP1VN2VN1ABF設(shè)設(shè)VDD10V，AB1時(shí)，時(shí)，VAVB10V AB0時(shí)，時(shí)，VAVB0 VA=0,B=0:VP1、VP2：導(dǎo)通：導(dǎo)通F=1VN1、VN2：截止：截止VgsN1= VgsN2 = 0 VVgsP1= VgsP2 = 10 V001 集成邏輯門電路 VDDVP2VP1VN2VN1ABF設(shè)設(shè)VDD10V，AB1時(shí)，時(shí)，VAVB10V AB0時(shí)，時(shí)，VAVB0 VA=0,B=0:VP1、VP2：導(dǎo)通：導(dǎo)通F=1VN1、VN2：截止：截止010A=0,B=1:VN1、VP2：截止：截止VP1、VN2：導(dǎo)通：導(dǎo)通F=0 集成邏輯門電路 VDDVP2VP1VN2VN1ABF設(shè)

25、設(shè)VDD10V，AB1時(shí)，時(shí)，VAVB10V AB0時(shí)，時(shí)，VAVB0 V100A=0,B=0:VP1、VP2：導(dǎo)通：導(dǎo)通F=1VN1、VN2：截止：截止A=0,B=1:VN1、VP2：截止：截止VP1、VN2：導(dǎo)通：導(dǎo)通F=0A=1,B=0:F=0VP1、VN2：截止：截止VN1、VP2：導(dǎo)通：導(dǎo)通 集成邏輯門電路 VDDVP2VP1VN2VN1ABF設(shè)設(shè)VDD10V，AB1時(shí)，時(shí)，VAVB10V AB0時(shí)，時(shí)，VAVB0 V110A=0,B=0:VP1、VP2：導(dǎo)通：導(dǎo)通F=1VN1、VN2：截止：截止A=0,B=1:VN1、VP2：截止：截止VP1、VN2：導(dǎo)通：導(dǎo)通F=0A=1,B=0

26、:F=0VP1、VN2：截止：截止VN1、VP2：導(dǎo)通：導(dǎo)通A=1,B=0:VP1、VN2：截止：截止VN1、VP2：導(dǎo)通：導(dǎo)通F=0 集成邏輯門電路 _FAB邏輯關(guān)系邏輯關(guān)系:A B VP1 VP2 VN1 VN2 F 0 0 導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通 截止截止 截止截止 10 1 導(dǎo)通導(dǎo)通 截止截止 截止截止 導(dǎo)通導(dǎo)通 01 0 截止截止 導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通 截止截止 01 1 截止截止 截止截止 導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通 0負(fù)載管負(fù)載管驅(qū)動(dòng)管驅(qū)動(dòng)管 集成邏輯門電路 TTLTTL門使用注意事項(xiàng)門使用注意事項(xiàng) 集成邏輯門電路 二、閑置輸入端的處理二、閑置輸入端的處理1 1、閑置輸入端不允許懸空。、閑置輸

27、入端不允許懸空。2 2、對(duì)于與門和與非門，閑置輸入端應(yīng)接正電源或高電平；對(duì)于或門和或非門，、對(duì)于與門和與非門，閑置輸入端應(yīng)接正電源或高電平；對(duì)于或門和或非門，閑置輸入端應(yīng)接地或低電平。閑置輸入端應(yīng)接地或低電平。3 3、閑置輸入端不宜與使用輸入端并聯(lián)使用，因?yàn)檫@樣會(huì)增大輸入電容。從而使、閑置輸入端不宜與使用輸入端并聯(lián)使用，因?yàn)檫@樣會(huì)增大輸入電容。從而使電路的工作速度下降。但在工作速度很低的情況下，允許輸入端并聯(lián)使用。電路的工作速度下降。但在工作速度很低的情況下，允許輸入端并聯(lián)使用。一、電源電壓一、電源電壓 1 1、CMOSCMOS電路的電源電壓極性不可接反，否則，可能會(huì)造成電路永久電路的電源電壓極性不可接反，否則，可能會(huì)造成電路永久性失效。性失效。 2 2、CC400CC400系列的電源電壓可在系列的電源電壓可在315V315V的范圍內(nèi)選擇，但最大不允許超的范圍內(nèi)選擇，但最大不允許超過極限值過極限值18V18V。電源電壓選擇得越高，抗干擾能力越強(qiáng)。電源電壓選擇得越高，抗干擾能力越強(qiáng)。 3 3、高速、高速CMOSCMOS電路，電路，HCHC系列的電源電壓可在系列的電源電壓可在26V26V的范圍內(nèi)選用，的范圍內(nèi)選用，