基于ADV202的JPEG2000圖像壓縮與解壓縮系統(tǒng)設計

1、基于adv202的jpeg2000圖像壓縮與解壓縮系統(tǒng)設計新的靜止圖像壓縮iso/itu-t標準jpeg2000提供了比以前的jpeg標準更好的編碼效能。公司在前期推出小波變換圖像壓縮芯片adv611的基礎上，領先推出了實現jpeg2000標準第一部分的專用芯片adv202。本文給出了一種基于adv202的jpeg2000圖像壓縮與解壓縮系統(tǒng)的設計計劃。jpeg2000圖像壓縮標準jpeg2000是jpeg2000工作組制定的靜止圖像壓縮編碼的國際標準，標準號為iso/iec 15444|itu-t t.800。jpeg2000標準和其他標準一樣，由多個部分組成。其中，第一部分為編碼的核心部分

2、，是藏匿并可免費用法的。它對于延續(xù)色調、二值的，灰度或彩色靜止圖像的編碼定義了一組無損和有損的辦法。其他部分則是輔助和擴展部分。adv202支持除roi以外的第一部分的全部特征。jpeg2000采納了許多新的壓縮編碼技術。首先，變換辦法采納離散小波變換（dwt）。第二，通過用法帶中心“死區(qū)”的勻稱量化器實現量化。第三，對每一個比特層采納基于上下文的自適應二進制算術編碼。第四，采納了經過優(yōu)化的分割嵌入式塊編碼（ebcot），由此得到最佳的嵌入式碼流，改進的抗誤碼能力。jpeg2000編結構1所示。圖1 jpeg2000編解碼器結構（a）(b)解碼器jpeg2000專用芯片-adv202adv20

3、2是adi公司新推出的一款單片實現jpeg2000編解碼的asic。圖2給出了adv202結構圖。adv202集成了一個基于獲得專利的空間高效遞歸濾波小波技術（簡稱surftm小波技術）的小波核。這個處理器支持達到6層分解的9/7和5/3小波變換。adv202可編程的分塊/圖像尺寸，在三重量4：2：2交織模式下，寬度可達到2048個像素。在單重量的模式下，寬度可達到4096個像素。最大分塊/圖像高度為4096個像素。adv202還集成了一個嵌入式32位risc處理器。這個處理器用來配置，控制和管理adv202內部的專用硬件，并且分析/產生符合用戶設置的jpeg2000碼流。因為熵編碼在jpeg

4、2000壓縮/解壓縮過程中是計算復雜度最高的操作，所以在adv202中提供了三個專用的硬件熵編碼器。adv202的視頻接口支持ccir656 ，smpte125m pal/ ntsc，smpte293m 525p，tu.r-bt1358625p或者任何最大輸入速率在非可逆模式下為65 msps，在可逆模式下為40 msps的視頻格式。adv202的內部dma引擎為內部存儲器之間、內部存儲器和各個功能模塊之間提供高速傳輸數據能力。adv202有兩種工作模式，一種是編碼模式，另一種是解碼模式。在編碼模式下，視頻數據通過vdata輸入adv202，由小波核對輸入的數據舉行小波變換，并把全部頻率子帶的

5、小波系數存入adv202內部的存儲器。每一個子帶按照adv202編碼參數的設置進一步分成編碼子塊，然后由熵編碼器對編碼子塊執(zhí)行內容建模和算術編碼，運算的結果存入內部存儲器。隨后由內部dma傳輸到code fifo，通過hdata總線把壓縮數據流輸出adv202。在解碼模式下，工作過程是編碼模式的逆過程。圖2 adv202結構圖系統(tǒng)實現計劃jpeg2000壓縮子系統(tǒng)基本結構圖3所示，它主要有四個部分。視頻ad由adv7189舉行。adv7189是多種制式的sdtv視頻解碼器。它集成了一個視頻解碼器，自動檢測和轉換標準模擬基帶電視信號成符合ccir601/ccir656的4：2：2重量數字視頻數據

6、。作為囫圇系統(tǒng)的中樞，對系統(tǒng)中各個芯片的信號起橋接作用，并且合成一些控制信號。在fpga里面還可以按照需要完成數據的初步處理以及信道編碼。是系統(tǒng)的主控者，由它完成對adv202和adv7189的初始化。dsp通過數據總線對adv202舉行初始化，而對adv7189的初始化是通過i2c總線舉行。當系統(tǒng)開頭工作后，由攝像頭捕捉到的模擬視頻信號傳送給adv7189。adv7189經過采樣，量化后輸出符合要求的數字視頻數據。視頻數據流通過fpga的橋接送給adv202舉行壓縮編碼。為了提高壓縮率，可以在視頻數據流流過fpga時，對數據舉行丟場處理，以人為降低需要舉行壓縮編碼的源數據速率。壓縮好的數據再

7、由adv202傳送給fpga里面的接口控制器，由控制器根據規(guī)定接口協(xié)議輸出壓縮數據流。圖3 jpeg2000壓縮系統(tǒng)結構圖jpeg2000解壓縮子系統(tǒng)基本結構圖4所示，它也主要有四個部分。視頻da由adv7301舉行。adv7301是多種制式的sd，逐行/hdtv視頻編碼器。它包含了六個高速視頻d/a轉換器。在解壓縮子系統(tǒng)中，fpga也是對系統(tǒng)中各個芯片的信號起橋接作用。dsp是系統(tǒng)的主控者，由它來完成對adv202和adv7301的初始化。當系統(tǒng)開頭工作后，壓縮數據流先由接口控制器接收存入到fpga里面的fifo，然后由接口控制器控制把接收到的壓縮數據流轉送給adv202舉行解壓縮操作。當在

8、壓縮子系統(tǒng)中，對輸入的源視頻數據舉行了丟場處理，則在解壓縮子系統(tǒng)需要舉行補場處理。adv202輸出的數字視頻數據通過fpga送給adv7301，由adv7301舉行視頻編碼得到模擬視頻信號。模擬視頻信號由監(jiān)視器回放得到源端的圖像。圖4 jpeg2000解壓縮系統(tǒng)結構圖系統(tǒng)的軟件主要有兩部分：一部分是fpga里面的執(zhí)行程序，另一部分是dsp程序。圖5給出了壓縮子系統(tǒng)的fpga軟件模塊結構圖。解壓縮子系統(tǒng)和壓縮子系統(tǒng)的fpga內部功能模塊結構基本相同，只需要轉變一下信號的流向。因為adv202和dsp的接口不是徹低全都，所以需要fpga完成一些接口信號的匹配工作。fpga里面的模塊和時序用verilog hdl編程實現。圖5 壓縮系統(tǒng)的fpga軟件模塊結構圖在本系統(tǒng)中，dsp主要負責對芯片的初始化。它不參加到編解碼過程中。dsp在執(zhí)行完初始化后，就處于等待處理中斷狀態(tài)。dsp響應中斷后就能夠準時處理異樣大事。 dsp主程序的流程圖6所示。圖6 dsp主程序流程圖結語本文提出了一種基于