基于高性能DSP的軟件無線電平臺設計

1、基于高性能dsp的軟件無線電平臺設計 隨著微技術的迅速進展，可編程芯片的處理能力也在不斷加強，尤其是芯片正在朝著高速，多命令并行執(zhí)行的方向進展。dsp處理能力的增加，使得本來運算量很大的算法可以用軟件的方式迅速實現(xiàn)。因為軟件處理的靈便性，這給整體的體系結構帶來了深刻的變幻。 軟件無線電是指一種基于可編程的，具有一定靈便性的高速信號處理平臺。處理平臺上的設備都可以舉行重新配置，將通用化、模塊化、標準化的算法單元用軟件方式實現(xiàn)，按照系統(tǒng)的實際需要，在軟件中添加各種不同算法，可以完成特定的功能，因而可以跨越多種通信標準。當需要從一種標準切換至另一種標及時，處理器能夠動態(tài)的在軟件的主要部分切換1&qu

2、ot;5。2 系統(tǒng)結構設計本平臺主要針對寬帶無線數(shù)字通信系統(tǒng)物理層的中頻和基帶單元的數(shù)字信號處理，1所示，平臺上有兩個dsp（，tigersharc201），一個（ xc2s300e）和一個（xilinx xcr3256xl208）。依據(jù)信號處理各模塊的運算特點，以及器件特點，我們將不同的模塊挑選在不同的器件中完成。fpga設置靈便，但是主頻很難做高，通常低于120mhz，適合于處理可并行計算的模塊；而dsp主頻很高，主要以串行方式執(zhí)行命令，且dsp支持，所以便于處理通信協(xié)議?；谝陨咸攸c，fpga適合處理發(fā)送端數(shù)據(jù)以及數(shù)字上變頻（duc）；在接收端適合處理數(shù)字下變頻（ddc），匹配，定時同步

3、等其它基帶處理模塊。dsp適合定時同步，信道估量，fft變換，解交織，譯碼等其它基帶處理模塊，以及通信協(xié)議處理。而cpld因為其器件特性限制，普通用作主控模塊或主控命令翻譯器?，F(xiàn)代寬帶無線數(shù)字通信系統(tǒng)要盡量用法數(shù)字信號處理辦法來增強牢靠性，因此要用法寬帶a/d和d/a，但是因為器件性能局限，我們普通狀況下挑選在中頻處用法a/d，d/a。本平臺a/d用法12bit的ad9235，最高采樣率為65msps，假如中頻低于65mhz，我們可挺直對中頻信號舉行采樣，假如中頻頻率較高，可以采納帶通采樣的辦法。d/a用法14bi的ad9857，200msps，實現(xiàn)中頻輸出。圖1：平臺結構圖寬帶無線數(shù)字通信系

4、統(tǒng)的普通基帶處理算法中主要分為碼片級處理和符號級處理，同時還有通信協(xié)議處理。碼片級信號處理的特點是運算量大，比如定時同步等，所以在以往的系統(tǒng)中大多采納fpga或asic來實現(xiàn)，但是本平臺上的高性能dsp中設置了一些特別單元，徹低可以滿足碼片級處理的要求，表1為dsp處理能力的峰值指標，從今表中我們可以看到其強大的處理能力。符號級處理比如譯碼等，相對來說處理量不是很大，此dsp還提供了增加的命令，使得viterbi和turbo碼解碼更快。通信協(xié)議處理部分需要無數(shù)推斷，跳轉等操作，這部分假如用法fpga或asic處理將使系統(tǒng)開發(fā)變得十分慢，而dsp可采納c語言，這點無疑十分適合于通信協(xié)議的處理。表

5、1：dsp處理能力指標峰值速率32-bit 浮點性能3,600 mflops16-bit算法執(zhí)行時光時鐘周期256點復數(shù)fft（基2）1.5 s90132-bit算法執(zhí)行時光時鐘周期1024點復數(shù)fft（基2）16.8 s10,061注：此表中是dsp工作在600mhz時的數(shù)據(jù)fpga作為dsp的硬件協(xié)處理器能夠增加功能，充實吞吐量，減小系統(tǒng)成本。本平臺上的fpga較小，惟獨100萬規(guī)律門，在此平臺上主要作為dsp的協(xié)處理器。cpld為主要用于完成主控命令的轉換。2.1 dsp體系結構簡介平臺上用法的高性能dsp tigersharc201主頻600mhz，其主要特點是能夠舉行多命令并行執(zhí)行，

6、芯片內部集成了一些專用處理模塊，用以保證一些較為復雜的運算命令也能在一時鐘周期處理完畢。tigersharc201內部主要模塊：（1）兩個運算模塊，可以并行執(zhí)行計算，且每個運算模塊每周期能完成2條運算命令，大大增加了數(shù)字信號處理能力，支持定點和浮點運算；（2）兩個整數(shù)alu，能提供強大的地址產生能力和通用的整數(shù)操作；（3）六塊片內dram共24m bit，每塊4mbit，用于存儲命令和數(shù)據(jù)，這種分塊dram結構使得dsp可以在取指的同時拜訪數(shù)據(jù)；（4）三條互相自立的128bit寬片內數(shù)據(jù)，使得命令行能包括4個32bit命令，且提供了許多并行操作以簡化編程。例如，一條命令行可以讓dsp有條件的在

7、兩個運算模塊中分離執(zhí)行乘，加和減操作，且可以同時跳轉到程序的其它地方。每條片內數(shù)據(jù)總線都與六個片內dram相連，用以保證片內命令和數(shù)據(jù)的并行高效傳輸6。tigersharc201外部接口：（1）一個總線接口，數(shù)據(jù)線可配置為64bit或32bit，地址線32bit；（2）四個linkport接口，采納lvds技術，每個接口能提供額外的全復用4bit接收和發(fā)送能力，其最大傳輸速率500mbytes/s，用于處理器間的點對點高速數(shù)據(jù)傳輸，為數(shù)據(jù)傳輸提供了又一種途徑，linkport接口也是本平臺的最大特點之一6。2.2 數(shù)據(jù)調度辦法數(shù)據(jù)調度的原則是：盡量削減芯片間的數(shù)據(jù)傳輸量。由于芯片間的數(shù)據(jù)傳輸要

8、走板的數(shù)據(jù)線，其數(shù)據(jù)傳輸速率相對較低，而且過于常見的板級數(shù)據(jù)傳輸簡單造成系統(tǒng)調度矛盾，不便于處理。但是此dsp支持一個特別的數(shù)據(jù)傳輸接口linkport接口，可以在很大程度上緩解此問題。用法dsp的linkport接口分離實現(xiàn)dsp與dsp，dsp與fpga之間的點對點高速數(shù)據(jù)傳輸，這樣可滿足數(shù)據(jù)調度原則，使得系統(tǒng)總體調度變得較為容易?？偩€接口只要負責控制命令和小量數(shù)據(jù)的傳輸就可以了。假如兩個dsp要對同一批數(shù)據(jù)分離舉行處理，那么這時候就要走總線接口，用法廣播的方式舉行數(shù)據(jù)傳遞，即兩個dsp可以同時接收數(shù)據(jù)，以削減數(shù)據(jù)調度。平臺上有兩個dsp，按照系統(tǒng)運算量需求來確定用法一個或者兩個都用。ds

9、p間可以形成了一個處理鏈，也可以配置成兩個dsp并行處理。為了使得平臺便于調度，所以可在平臺上將fpga或者一個dsp設置為從屬器件。在fpga中設置控制寄存器和狀態(tài)寄存器，在從屬dsp中設置控制變量和狀態(tài)變量，dsp通過總線接口來讀寫這些寄存器或者變量以達到控制從屬器件的目的，這樣做相當于硬件平臺上惟獨一個“大腦”，有利于減小硬件平臺調度矛盾。同時fpga還要通過總線接口接受cpld（即主控）的控制。2.3 控制信息處理機制控制信息處理機制是指dsp作為硬件平臺的核心，如何控制其它從屬器件。普通主要有兩種辦法：查詢模式和中斷模式。查詢模式是指從屬器件在特定時刻（普通為某個模塊處理完畢后）會主

10、動讀取dsp發(fā)送來的并已事先存儲在緩存中的命令，隨后執(zhí)行。中斷模式是指dsp發(fā)送的命令以中斷的形式強制從屬器件立刻執(zhí)行，從而控制囫圇硬件平臺。cpld主要用來作為主控或者翻譯主控發(fā)來的命令，然后將控制信息傳遞給dsp和fpga。這里cpld可以挺直通過總線接口控制fpga，也可以通過dsp間接控制fpga。3 應用于挺直序列擴頻系統(tǒng)首先將各接收模塊信號運算的特點以及fpga和dsp的特性相結合，找出比較適合于執(zhí)行此模塊的器件，然后舉行運算量估量，按照運算量估量結果考慮用法dsp的數(shù)量以及芯片間的數(shù)據(jù)調度方式。本平臺采納了2所示的處理流程，發(fā)送端所有在fpga內部處理。接收端下變頻在fpga內處

11、理，其它模塊所有由dsp處理，兩個dsp形成一個處理鏈關系，圖2：直擴系統(tǒng)處理流程圖數(shù)據(jù)先進入dsp a，然后由linkport接口傳給dsp b，譯碼完畢后由dsp b經過總線接口傳遞給cpld，通信協(xié)議所有在dsp b內部處理。dspb作為囫圇平臺的處理核心，dsp a和fpga均為其從屬器件。3.1 發(fā)送端由于發(fā)送端數(shù)據(jù)處理量較小，占用系統(tǒng)資源相比于接收處理基本可以忽視。依據(jù)圖1所示處理平臺結構，將原始數(shù)據(jù)挺直發(fā)送給fpga舉行調制和上變頻等處理即可7。3.2 接收端fpga主要負責數(shù)字下變頻，由于這部分的運算特點是處理量大，但是不需要繁瑣的調度。利用本地數(shù)控（nco）產生與輸入中頻信號

12、頻率相同的正弦和余弦信號，并與輸入信號相乘，然后對運算結果做低通濾波，即可完成對中頻信號的下變頻操作。詳細的參數(shù)由主控通過cpld發(fā)送命令到fpga中的控制寄存器來設定。fpga中的寄存器又分為兩部分，一部分受cpld控制，這樣主機可以通過cpld發(fā)送指令來控制a/d的采樣率以及挑選數(shù)字濾波器的參數(shù)等，以適應不同的通信標準；另一部分受dsp控制，執(zhí)行數(shù)據(jù)調度操作。dsp主要完成囫圇基帶數(shù)字信號處理，包括定時同步、訂正頻偏、信道估量、rake接收、數(shù)據(jù)檢測、解擴、解交織、維特比譯碼等模塊。定時同步部分的特點時運算量比較大，且需要一些跳轉等控制。由于此dsp有十分強大的fft運算能力，所以我們采納

13、基于fft迅速相關的辦法舉行同步。dsp內部代碼采納c語言與匯編語言匯集編程的方式，利用兩種語言各自的優(yōu)勢舉行互補。c語言開發(fā)速度很快，可讀性很強，而且便利軟件的修改和移植，但是效率較低。匯編語言的效率很高，但是修改和移植能力較差，而且不便于調度?；谶@個特點，我們將程序所有模塊化，標準的算法模塊用匯編語言編寫，如fft模塊等，整體的程序框架采納c語言，所以定時同步模塊采納dsp。另外，tigersharc201 dsp還支持一些特地用于直擴系統(tǒng)的命令，如解擴命令，viterbi和turbo譯碼專用命令等，所以將基帶處理部分放在dsp內處理較為合理。這樣處理的另外一個優(yōu)勢是使得系統(tǒng)兼容性更強，在此系統(tǒng)中采納了不同的序列擴頻比來反抗信道衰落造成的影響，大范圍變幻的擴頻比會使系統(tǒng)整體調度發(fā)生很大變幻。比如當擴頻比為16時，所需的ram較少，這樣片內的dram就已經夠用；而當擴頻比為10240時，就必需要用法片外ram，